目前位置: > >

台灣積體電路製造股份有限公司(台積電)

分享:
企業影音

最近瀏覽公司紀錄

公司介紹

公司名稱:
台灣積體電路製造股份有限公司(台積電) 商業登記
聯絡地址:
新竹市東區力行六路8號(新竹科學園區)
行業
半導體製造
行業說明:
晶圓製造服務
資本
2500億元
員工人數:
37000 人
公司電話:
公司傳真:
網站位址:
http://www.tsmc.com/chinese/default.htm

公司簡介

台灣積體電路製造股份有限公司 (台灣證券交易所代碼:2330,美國NYSE代碼:TSM) 成立於民國七十六年,在半導體產業中首創專業積體電路製造服務模式,為全球規模最大的專業積體電路製造公司,持續提供客戶最先進的技術及台積公司 TSMC COMPATIBLE® 設計服務。

台積公司為全球六百多個客戶提供服務,生產超過一萬一千多種的晶片,被廣泛地運用在電腦產品、通訊產品與消費性電子產品等多樣應用領域;民國一百年,台積公司所擁有及管理的產能達到1,322萬片八吋約當晶圓。台積公司在台灣設有三座先進的十二吋超大型晶圓廠(Fab 12, 14 & 15)、四座八吋晶圓廠(Fab 3, 5, 6 & 8)和一座六吋晶圓廠(Fab 2),並擁有二家海外子公司WaferTech美國子公司、台積電中國有限公司及其他轉投資公司之八吋晶圓廠產能支援。

台積公司的全球總部位於台灣新竹科學園區,在北美、歐洲、日本、中國大陸、南韓、印度等地均設有子公司或辦事處,提供全球客戶即時的業務和技術服務。

台積公司以永續企業的先行者自許,除了在營運上擁有卓越成效,追求涵蓋策略、行銷、管理、技術、製造的全面創新外,同時也積極採取對環境友善的各項前瞻作法,從綠色工廠到綠色供應鏈,持續打造世界級的綠色實力,並致力促進員工福利與人才培育、落實企業公民責任,成為提升社會的關鍵力量。

台灣公司已連續十二年同時名列「道瓊永續指數」之「世界指數(DJSI-World)」及「亞太指數(DJSI-Asia Pacific)」成份股。過去,台積公司展現了傲視全球的成績;未來,我們深信台積公司的表現將會更加亮眼。我們積極尋找「志同道合」的夥伴和我們一起為全球半導體業創造歷史新頁。

台積公司-亞洲最佳雇主,歡迎「志同道合」的你加入!

產品簡介

台灣積體電路製造股份有限公司(台積電)專注於晶圓專業製造服務之本業,以卓越的製造與服務能力為核心競爭優勢,致力於提供全球半導體廠商極大型及超大型積體電路晶圓製造、晶圓針測、包裝及測試、光罩製作、設計支援服務等全系列的各項服務。

公司職缺列表

  • 工作條件篩選:
  • 收合 │ 展開,每頁
  • 客服主管
  • 碩士
  • 7年以上
  • 新竹市東區
  • 2/1
  • The role is responsible for 1. Interface BD/RD for new technology deployment, technology update 2. Technology selection and promotion to enable PBO and NTO 3. Customer engagement and strategic account support

  • 半導體工程研發主管
  • 碩士
  • 7年以上
  • 新竹市東區
  • 2/1
  • The role is responsible for 1. Interface DTP/BD for design spec definition and solutions 2. Customer design support and training 3. Design platform optimization, promotion, and NTO enablement

  • 包裝員/作業員
  • 高中職
  • 不拘
  • 新竹市東區
  • 2/4
  • ‧ AMHS設備保養、維修、異常排除、系統問題反應 ‧ 採四班二輪制:工作兩天,休息兩天 ‧ 須輪班:每五個月日夜輪調一次 ‧ 工作時間:日班-7:20AM~7:20PM;夜班-7:20PM~翌日7:20AM

  • 包裝員/作業員
  • 專科
  • 不拘
  • 桃園市龍潭區
  • 2/4
  • 台積電今年提供實習機會給2016年應屆畢業之在學學生,除了可透過實習計畫取得校外實習學分,還可讓學生提早體驗職場並與台積的工作團隊有進一步的互動與學習。 實習期間表現優異者,畢業後將以正職聘任,歡迎應屆畢業生報名申請實習機會! 實習地點:台積電龍潭先進封測廠區(桃園市龍潭區龍園六路101號) 實習期間:2016/03/01~3/15起為期18週 (依個別學生實際到職日起算,以符合校方授予學分之規定) 實習時間:日班二輪制:工作兩天,休息兩天 (日班-7:20AM~7:20PM ) 公司提供免費固定路線交通車接送實習學生上下班。

  • 品保工程師
  • 碩士
  • 8年以上
  • 新竹市東區
  • 2/4
  • 1. Develop statistical methodology to solve operation or non-operation problems. 2. Consult and solve customer and internal statistical problems. 3. SPC/FDC management

  • 品管/品保主管
  • 碩士
  • 3年以上
  • 新竹市
  • 2/4
  • In charge of advanced technology product reliability qualification, as well as reliability test methodology & model development

  • 稽核人員
  • 大學
  • 10年以上
  • 新竹市
  • 2/4
  • The major tasks that an auditor would fulfill include the following: - Lead, or participate in as a member, the audit project throughout the entire project cycle from risk assessment to final audit finding communication as well as periodic follow-up on improvement status, if any. - Lead, or participate in as a member, the organizational capability establishment activities. Examples include knowledge management system enrichment, data analytics and application, risk universe update, fraud case study, training materials development, etc. - Organize, plan, and execute on all aspects of fraud investigation, including scoping, detailed test work, data analysis, electronic discovery, interviewing, reporting, and follow-up. - Assist in promoting an ethical corporate environment through training and leading process/policy enhancements. - Coordinate company-wide activities such as annual Control Self-Assessment, streamlining policy/procedure/SOP, internal control maturity assessment, and Internal Control Champion (ICC) program.

  • 採購主管
  • 碩士
  • 10年以上
  • 新竹市東區
  • 2/4
  • 建立計價項目表,工料單價設定維護。 推動工料分離採購,如大宗工程材料(如鋼筋鋼構)採購。 實質審核土建/裝修工程招標文件。 辦理工程採購,主持標前會議回應承商各項疑問。 實質審核相關追加減項目、數量、單價及新項目議價。 建議招標方式及參與訂定底價。 個案工程承攬議定事項審查: 預付款需要性、額度 估算付款率、保留款限制 逾期扣款方式、比率、上限 履約、保固保證方式、額度 訂約種類、付款方式 決包價格、合理工期 工程規範及管理方式訂定維護。 參與FRC,認證新廠商&合格廠商資料維護

  • 機械工程主管
  • 碩士
  • 10年以上
  • 新竹市
  • 2/4
  • 1. Familiar with chip implementation design flow 2. Key experience on clock tree spec definition/analysis and implementation 3. Strong capability to handle complex design tree spec (Multi clocks, multi-modes) 4. Familiar with Synopsys ICC and Cadence Innovus EDA tools

  • 半導體工程研發主管
  • 碩士
  • 10年以上
  • 新竹市東區
  • 2/4
  • 1. SOC design lower power definition, implementation and verification 2. Familiar with low power design together with formal capability 3. Key experience on static power verification(ie MVRC), dynamic power verification (ie, MVSIM, PG low power simulation) 4. Familiar with MVRC, MVSIM, Conformal low power, Formality 5. Design and verification of advanced low power techniques like power gating, dynamic voltage and frequency scaling (DFVS), 4. Familiar with MVRC, MVSIM, Conformal low power, Formality 5. Design and verification of advanced low power techniques like power gating, dynamic voltage and frequency scaling (DFVS), Soc low power state transitions, cpu complex power state transitions, pad controls during LP state transitions, soc state retention etc

  • 廣告/行銷企劃主管
  • 碩士
  • 5年以上
  • 北京市
  • 2/4
  • 1. Interface BD/RD for new technology deployment, technology update 2. Technology selection and promotion to enable PBO and NTO 3. Customer engagement and strategic account support

  • 廣告/行銷企劃主管
  • 碩士
  • 7年以上
  • 北京市
  • 2/4
  • 1. Interface DTP/BD for design spec definition and solutions 2. Customer design support and training 3. Design platform optimization, promotion, and NTO enablement

  • 半導體工程研發主管
  • 博士
  • 3年以上
  • 新竹市東區
  • 2/4
  • 1. Develop and apply first principle or fundamental TCAD models to calculate material properties, band structure, and carrier transport for nano-scale devices, such as NEGF, quantum transport, and scattering mechanisms in 2D quantum confinement 2. Apply advanced fundamental TCAD models to guide continuum TCAD model development

  • 半導體工程研發主管
  • 碩士
  • 6年以上
  • 新竹市東區
  • 2/4
  • 1. Exploratory new materials pathfinding and research 2. Conducting exploratory module projects independently 3. Investigating and developing the required new module capabilities 4. Collaboration with device team to develop modern transistor architecture

  • 半導體工程研發主管
  • 碩士
  • 10年以上
  • 新竹市東區
  • 2/4
  • The candidate will drive rapid continuous improvements in yield, cost, process stability/capability, output and productivity in TSMC Mother Fab. 1. Have in-depth understanding and expertise for device enhancement and process robustness for Advance technology. (N16, N10, N7) 2. Phase-in/customized device development success for production. Responsible for product yield improvement and customer satisfaction. Key Responsibility: 1. Lead the team for technology transfer from RD to Production Fab. 2. Drive and optimize process robustness and yield on existing manufacturing processes. 3. Lead and develop the yield excellence team. Create and execute the training plan for the staff.

  • 半導體工程研發主管
  • 碩士
  • 9年以上
  • 新竹市
  • 2/4
  • 1. Analyze virtual platform requirements for next generation SOC and AP (Mobile and IoT). 2. Design SystemC/TLM 2.0 methodology to determine Power and Performance that is tied to TSMC technology. 3. Work on Transaction Level Virtual Platform to fine tune SoC architecture for SW/HW partition and PPA requirements. Advise on what needs to be modeled at VP level to better do PPA analysis. 4. Take TLM2.0 or modified TLM2.0 to SystemC model through High Level Synthesis (HLS). Take HLS generated RTL through synthesis to see optimal gate generation for PPA. 5. Architect, design and implement virtual platform for complex SOC including CPU, GPU, Multi-media, Graphics, Memory Hierarchy, SoC interconnection, among other. 6. Integrate, extend and enhance 3rd party IP models, open source models and Co-Sim environment with existing virtual platform 7. Evaluate commercial VP tools for next generation SOC/AP/IoT devices. Play leading role to guide TSMC partners develop new virtual platform method with TSMC process technologies. 8. Development of C/ASM test cases, verification test bench and test sequences