記憶體電路設計與電腦輔助程式開發電機工程學類,電子工程學類,其他電算機學類

1.負責MCU/DSP系統架構及數位電路設計、設計驗證方法論、流程開發和執行 2.以戰略資源角度，打造電動車驅動核心技術 3.工作地點為台北/新竹電機工程學類,電子工程學類,通信學類

(1)測試設備(機台)研發: (2)電子電路設計: (3)軟硬體整合測試電機工程學類,電子工程學類

工作項目： 負責Audio產品之類比IPs研/開發, ex. ADC/DAC/HP/Class D/Power等IPs。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程等相關科系畢業為主。 2. 具8年以上有Audio產品的類比IPs研/開發經驗。 3. 具5年以上 ADC/DAC/HP/Class D/Power等IPs設計經歷者尤佳。電機工程學類,電子工程學類,通信學類

工作項目： (1) Serdes IC 系統驗證/自動化. (2) Serdes IC 參數最佳化. (3) Serdes IC 問題分析. 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主. 2. 熟悉 Orcad, PADS, HFSS, ADS. 3. 熟悉 Scope, BERT, Spectrum. 4. 具1年以上(1) 有Serdes IC 設計/驗證經驗. (2) 孰悉SI/PI/EMI 分析. (3) 孰悉高頻理論. (4) 孰悉PCB. 相關經驗者為佳.電機工程學類,電子工程學類,通信學類

工作項目： 投入10G/2.5G/Giga ETN及10G laser driver類比電路開發工作 應徵條件： 碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 熟悉PLL , ADC , DAC , PGA/CTLE 者尤佳電機工程學類,電子工程學類,通信學類

工作項目： 1.Type-C / PD Controller的類比電路開發工作。 應徵條件： 1. 碩士以上；不拘相關科系畢業。 2. 三年以上高壓元件或電力電子相關技術領域設計經驗者佳。 (MD1790005)

工作項目： 1. FinFET製程記憶體設計開發。 2. 客製化記憶體設計開發。 3. 支援記憶體智財量產性能,良率提升。 應徵條件： 1. 碩士以上; 電機工程、電子工程相關科系畢業為主。 2. 熟悉 Hspice, Spectre, XA, Solido等 simulation tool, Virtuso, Laker等 layout tool. 3. 具3年以上下列經驗之一者為佳 (1) 熟知 CMOS元件與 SRAM/其他記憶元件特性。 (2) 熟稔並執行過 SRAM/CAM電路開發工作。 (3) 具 FinFET電路設計與佈局設計經驗。電機工程學類,電子工程學類

應徵條件： 1. 瑞昱強力招募(1)113年度研發替代役及(2)預聘113年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工及通信等相關科系，並具下列任一條件者佳： a. 熟悉CMOS元件特性。 b. 熟悉SRAM/其他記憶元件特性。 c. 熟悉Hspice, Hsim等simulation tool, Virtuso, Laker等layout tool. d. 對SRAM/其他記憶體電路設計、測試與生產有興趣者。電機工程學類,電子工程學類,通信學類

工作項目 : 負責Audio產品的類比IPs研/開發，以及計畫整合的工作。 應徵條件 : 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。 2. 具3年以上類比相關基本IPs之設計經驗；此外，具產品整合經驗者尤佳。電機工程學類,電子工程學類,通信學類

應徵條件： 1. 瑞昱強力招募(1)113年度研發替代役及(2)預聘113年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信等相關科系。 a. 對RF IC設計有興趣者。 b. 熟CMOS/SiGe RF設計及通訊系統經驗尤佳。電機工程學類,電子工程學類,通信學類

工作項目： 1. 切換式電源穩壓器設計。 2. 線性穩壓器設計。 3. 充電器設計。 應徵條件： 1. 碩士以上; 電機、電機與控制、自動控制、 通訊工程、電信、電子科系為主。 2. 具 SIMO/Fast transient response/Low quiescent current/High PSRR設計經驗者尤佳。電機工程學類,通信學類,電子工程學類

工作項目： 負責Serdes PHY與PCIe/SATA PHY的開發與維護工作。 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主。 2. 具USB、SATA、PCIE、HDMI、DisplayPort等APHY相關電路設計經驗者為佳。 (MD17C0009)電機工程學類,通信學類,電子工程學類

工作項目： AFE(PLL/ADC/DAC)量測。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。 2. 具4年以上生醫相關工作經驗者為佳。電機工程學類,電子工程學類,通信學類

應徵條件： 1. 瑞昱強力招募(1)113年度研發替代役及(2)預聘113年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工等相關科系，並具下列任一條件者佳： a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。 b. 熟類比電路設計、數位信號處理及有興趣者。 c. 具ADC、PLL相關經驗及有興趣者。 d. 對通訊網路、聯網多媒體、多媒體、電腦週邊產品或程式設計有濃厚興趣者。電機工程學類,通信學類,電子工程學類

工作項目： 1、ADC design 2、DAC, TX class AB output, line driver design 3、Automotive IP development 4、Automotive project leader電機工程學類,通信學類,電子工程學類

工作項目： 1. 投入wifi 11ax類比電路開發工作。 2. 投入10G Base-T及2.5G Base-T類比電路開發工作。 3. 投入Long Distance Ethernet類比電路開發工作。 4. 投入Giga automotive類比電路開發工作。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 2. 有 ADC/DAC/PLL經驗尤佳。電機工程學類,電子工程學類,通信學類

工作項目： 1. 先進製程 IO pad 電路設計, ESD 問題排除. IO pad SI/ PI 分析。 2. 特殊用途/ 規格 IO 的規格分析，電路設計與開發。 應徵條件： 1. 碩士以上；電機電子相關系所畢業，曾修習電子電路設計。 2. 工作經驗：具備GPIO或DDR IO 電路設計經驗為主, 若有半導體物理, ESD/Latch-up 問題處理經驗尤佳。 3. 年資不限, 有經驗優先考慮。電機工程學類,電子工程學類

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識. 應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 (MD17B0001)(MD17C0025)電機工程學類,電子工程學類,通信學類

工作項目： 1.高速 PLL 與 Serdes 的類比電路開發工作。 應徵條件： 1. 碩士以上，研究題目為PLL或 Serdes相關領域者佳，應屆可。 (MD1790010)