Under the guidance of the Director of Engineering or his delegate ensures that the Hotels equipment is operated in accordance with IHG standards to ensure maximum efficiency and guest satisfaction. 在工程總監或其代理的指導下，確保酒店設備按照洲際酒店集團標準運作，以確保實現最大化的效率和客人滿意度。

1.提供客戶雷射產品相關之技術諮詢。 2.協助客戶裝機設置、客戶端問題解決，讓產品順利交貨、驗收。 3.分析與解決客戶使用產品的相關問題。 4.客戶意見與產品問題反饋。 5.協助撰寫產品技術文件與規格說明。 6.系統組裝及產品樣本製作。 7.完成主管交辦事項。機械工程學類,光電工程學類,電機工程學類

1.機械配電,PLC程式規劃書寫 2.機械維修. 3.自動控制電機 *****PLC書寫程度須達一定專業水平,無法邏輯清晰,書寫流暢,Bug過多,不斷修改,公司會予以淘汰.普通小型車,普通重機車

1.審查建物相關線路設計規劃如衛生設備、給/排水配管、電器線路、空調工程、消防設備及管線 2.套繪施工圖、核對數量及預算 3.安排施工進度、指導及協調監督施工 4.進場材料檢驗、填寫施工表報、計價請款

1.負責工程之工程規劃、報價、施作及監工 2.依藍圖、設計規格，確實的安裝 3.能與客戶進行有效的溝通，並解決客戶需求及問題 4.能帶領學徒、半技共同執行安裝作業 5.配合主管其他工作相關交辦事項

1.疫苗及其他藥品調劑作業 2.疫苗及其他藥品充填、包裝作業 3.確效執行、疫苗生產儀器設備驗證及預防保養 4.作業環境無菌相關準備維護 5.原物料、設備等製程相關請領作業 6.制定GMP規範相關文件與定期審閱 7.其他主管交辦事項 *另有其他獎金、津貼並依實際工作狀況另計 1.排班津貼 2.夜班津貼 3.連續夜班津貼 4.職場津貼 上述獎金、津貼依公司規範章程現況為主

1.現場進度與勞工安全衛生管理。 2.工地現場監工、數量估算。 3.分包商施工監督。施工規劃， 4.具弱電、空調、消防、排水之工地或實務經驗佳。 5.需派駐工地

1、CNC車床機台操作，包含架刀、夾治具 2、CNC車床機台的維護包含故障排除、保養等 3、負責產品測試與量測，協助改善製程品質與追蹤 4、使用Mastercam程式撰寫、設計夾治具普通小型車,普通重機車

1.電子產品EMC測試 2.積極進取,配合度高輕型機車,普通小型車輕型機車,普通小型車

業務銷售及產品售後服務、維修等 ※有電子、電機、模具等相關經驗或相關科系佳電機工程學類,電子工程學類,機械工程學類

工作項目: 1.使用 Cadence Allegro APD/SiP/MCM and Autocad進行封裝基板初步佈局設計 2.熟悉FCCSP/FCBGA/wBGA/QFN/QFP 封裝基板設計與流程 3.能與封裝工程師對封裝型態先期評估 4.評估完後，建立基本database 5.協調前端IC端PAD排列,協調後端PCB排Pin 6.能與封裝廠部門合作與溝通, 能在最短的時間設計出最佳化的PKG, 並順利的導入PKG量產 7.能初期基本判斷電性特性,與PKG 電信部門互相支援與解決問題. 應徵條件: 1.會使用 Cadence Allegro APD/SiP/MCM and Autocad進行封裝基板初步佈局設計 2.熟悉FCCSP/FCBGA/wBGA/QFN/QFP 封裝基板設計與流程 (MD18A0008)電機工程學類,電子工程學類,通信學類

工作項目： 1. 影像晶片功能驗證、效能調校 2. 相機取像控制相關算法開發 3. 實現晶片效能應用於終端產品 應徵條件： 1. 碩士畢業, 3年以上工作經驗 2. 熟悉數位影像處理及色彩學 3. 程式維護及開發能力電機工程學類,電子工程學類,資訊工程學類

工作項目: 1.Build-up FCCSP/FCBGA /wBGA基板技術和QFN/QFP開發與管理. 2.與基板廠及封裝廠合作並完成規劃之技術開發. 3.建立封裝技術平台,能與封裝廠部門合作與溝通,研究先進封裝技術開發, 封裝驗證與優化最佳 封裝. 4.與Substrate layout and 電信部門互相支援與解決問題.找到最佳design rule . 應徵條件: 熟悉FCCSP/FCBGA/wBGA/QFN/QFP 封裝基板設計與流程 (MD18A0008)電機工程學類,電子工程學類,通信學類

工作項目： 1. Familiar with Verilog design 2. Familiar with digital design flow, such as synthesis, STA, power analysis 3. Familiar with Video Codec (H.264, HEVC, AVS2, VP9, AV1…etc) 4. Familiar with at least one of following tasks * DSP/processor design * Design for Arithmetic operations * Bus interface or fabric design * SoC Design integration *Image/video processing related design * CPU/GPU/NPU experiences * Communication and demodulation related design * High Speed IO and DDR Memory controller 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程、其他[理工背景]相關科系畢業為主 2. 熟悉 verilog, verdi, LEC, spyglass, perl, STA, synthesis tool 3. 不拘, 有二年以上工作經驗更好. 以上軟體不必全熟, 知道愈多愈好. 相關經驗者為佳 (MD1810028)電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. Finding solutions for creative applications. 2. RTL coding for function implementation, including simulation. 3. Discuss function spec with system designer 4. Architecture planning for circuit design. 5. Completing front-end design flows, such as synthesis, linting, asynchronous checking, STA and so on. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 經驗不拘，具二年以上相關工作經驗者尤佳。 3. 對所有視覺相關產品有熱情、有想法。 4. 熟悉以下 HDL/Tool(愈多項或單項愈熟尤佳)： verilog, verdi, LEC, linting, perl, synthesis, static timing analysis, Clock tree architecture. 5. 對以下領域有了解更佳(不必全部)： 5.1 Video codec(AVS3, AV2, VP9, HEVC, H.264, and etc.) 5.2 High speed interface, such as HDMI, DDR, USB, and so on. 5.3 Image/Video processing. 5.4 CPU, GPU, and NPU.電機工程學類,電子工程學類,通信學類

- To handle new products releasing from RD for photo etch process tuning and releasing for mass production - To handle 8〝 new purchased machine installation projects include buy off, process tuning, system set up for fab key projects schedule - To sustain fab photo etch module performance includes IPQC/yield improvement, productivity and trouble shooting - To manage the projects includes cost reduction, yield improvement and quality enhancement especially on new developed process - Continuous improvement programs (CIP) to meet commitments for automotive customers電機工程學類,物理學類,化學工程學類

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。電機工程學類,電子工程學類,資訊工程學類

徵才條件： 1. 碩士，大學，研究所均為電子電機相關科系畢業 2. 具3年以上相關工作經驗 3. 具備元件物理相關課程學分 4. 熟悉電子學或電子電路設計 5. 具積體電路 ESD 相關問題處理經驗或 I/O 電路設計經驗者尤佳 工作項目： 1. IC ESD、Latch up Review與改善 2. I/O Pads Design電機工程學類,電子工程學類,材料工程學類

Key qualifications: 1. Master degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch Preferred qualifications: 1. Familiar with PCI/USB/SATA/Serdes 2. Familiar with Bluetooth 3. Familiar with SOC bus fabric and AXI/AHB/OCP bus protocols 4. Familiar DDR2/3/4 5. Familiar with any type of flash memory 6. Familiar SVA 7. Familiar Formal verification methodology 8. Experience of writing bootloader for ARM/MIPS CPUs 9. Perl/Python experience Job descriptions: 1. Test plan creation 2. Develop testbench, test cases, reference model, coverage model and regression suite 3. Run RTL and gate level simulation, debug failures, manage bug tracking 4. Drive and achieve coverage closure (MD17C0031)電機工程學類,電子工程學類,資訊工程學類

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. 網路 Datacenter、OA/OT、Firewall、NPB、VPN規劃及管理經驗。 2. 據點 SDWAN、MPLS、Site-to-Site整合經驗。 3. 微分段、虛擬化(VMware Horizon、NSX)相關管理與維運。 4. 智慧節能機房、環控規劃及管理經驗。 5. 雲端郵件、話務、視訊、O365、AAD系統相關規劃及管理經驗。 6. 跨國企業經驗、良好溝通協調能力、勇於嘗試挑戰、接觸新知與運用。 7. 導入大型專案、能充分團隊協作、自動化機制、稽核經驗。 應徵條件： 1. 學士以上; 科系不拘。 2. 熟悉 HPE、Aruba、Paloalto、Cisco、Fortinet、Pulse Secure、VMware Horizon、Qos。 3. 熟悉大型網路架構、數據中心、微分段框架、機房/設備安全規劃建置。 4. 具2年以上企業大型IT架構規劃經驗、相關證照者為佳。 5. 具責任感、團隊意識、服務熱忱。

Key qualifications: 1. MS degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch Preferred qualifications: 1. Familiar with IEEE 802.3 standard 2. Familiar with TCPIP protocol stacks 3. Familiar Ethernet Switch/Router/NAT 4. Familiar xDSL standards 5. Familiar with 802.11x standards 6. Familiar with SOC bus fabric and AXI/AHB/OCP bus protocols 7. Familiar SVA 8. Familiar Formal verification methodology 9. Perl/Python experience Job descriptions: 1. Test plan creation 2. Develop testbench, test cases, reference model, coverage model and regression suite 3. Run RTL and gate level simulation, debug failures, manage bug tracking 4. Drive and achieve coverage closure (MD17C0031)電機工程學類,電子工程學類,資訊工程學類

工作項目： 負責Serdes PHY與PCIe/SATA PHY的開發與維護工作。 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主。 2. 具USB、SATA、PCIE、HDMI、DisplayPort等APHY相關電路設計經驗者為佳。 (MD17C0009)電機工程學類,通信學類,電子工程學類

1.排氣系統及管路設計規劃、專案發包、建置專案管理及試車工程驗收 2.排氣系統操作運轉維護經驗 3.申請空污、廢水、廢棄物等許可證，廢棄物管理與申報處理，並配合工程進度取得核可 4.配合產線re-layout規劃，進行系統重新建置

工作項目： 負責Audio產品之類比IPs研/開發, ex. ADC/DAC/HP/Class D/Power等IPs。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程等相關科系畢業為主。 2. 具8年以上有Audio產品的類比IPs研/開發經驗。 3. 具5年以上 ADC/DAC/HP/Class D/Power等IPs設計經歷者尤佳。電機工程學類,電子工程學類,通信學類

工作項目 : 負責Audio產品的類比IPs研/開發，以及計畫整合的工作。 應徵條件 : 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。 2. 具3年以上類比相關基本IPs之設計經驗；此外，具產品整合經驗者尤佳。電機工程學類,電子工程學類,通信學類

工作項目： 1. Maintain並開發 USB3、USB4與 PCIe之 DPHY/MAC相關 design. 2. 整合 USB3、USB4、PCIe等 SerDes PHY與 MAC. 應徵條件： 1. 熟悉 USB3.2、PCIe、PIPE4/5等 Spec. 2. 具 USB3.2 or PCIe Gen3/Gen4 DPHY/MAC設計經驗。 3. 具 USB3.2 or PCIe Gen3/Gen4等 PHY IP整合經驗。 4. 具備 SoC晶片整合能力。

工作項目： Maintain並開發 SD Card相關 IP design. 應徵條件： 1. 熟悉 SD Card、UHS1、UHS2相關 Spec. 2. 具 SD Card UHS1與 UHS2 IP設計開發經驗。 3. 具 UHS2 PHY/MAC或 USB3/PCIe PHY/MAC之IP整合經驗。 4. 具備 SoC晶片整合能力。

工作項目： 1. Networking Protocol Development 2. Security Software Development 3. 自動化驗證程式設計 應徵條件： 1. 熟悉C、Python、JavaScript、Embedded Linux 2. 熟悉L2/L3/Stacking網路協議尤佳 3. 熟悉OWASP TOP 10安全漏洞分析與防範 4. 熟悉滲透測試、弱點掃描、源碼檢測 5. 對軟體架構設計有高度興趣者 6. 樂於團隊合作，樂於學習，樂於分享電機工程學類,電子工程學類,資訊工程學類

工作項目: 1.使用模擬軟體進行封裝電源與訊號完整度模擬 2.熟悉FCCSP/FCBGA/wBGA/QFN/QFP封裝基板設計與流程並抽取model 3.與封裝工程師對封裝型態先期評估模擬 4.建立layout guide 5.判斷IO/PKG/PCB模擬結果,協調前端IC端PAD排,協調後端PCB排Pin 6.與封裝廠做電信layout review,在最短的時間設計出最佳化的PKG,並導入PKG量產 應徵條件: 1.碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主 2.熟悉FCCSP/FCBGA/wBGA/QFN/QFP封裝基板設計與流程相關經驗者為佳 (MD1880035)電機工程學類,電子工程學類,機械工程學類

工作項目： 1. 開發維護 in-house VIP 2. 支援產品線 IC 驗證計劃 工作地點：台南科學園區 應徵條件： 1. 大學、碩士以上；電機、電機與控制、資訊科學、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉 SystemVerilog 驗證語言和 perl 相關 scripts。 3. 熟悉 UVM 或 VMM methodology 。 4. 熟悉 PCIE/USB/SATA 等 protocol 。 5. 具4年以上 IC 驗證相關經驗。 6. 有 VIP 開發經驗者尤佳。電機工程學類,電子工程學類,資訊工程學類

工作項目： 200G/400G/800G Ethernet Switch硬體系統設計。 應徵條件： 1. 學士以上; 電機、電信、電控、電子、資訊、通訊等相關科系畢業為主。 1. 具5年以上高速 Ethernet Switch(200G/400G/800G/PAM4)硬體系統設計開發驗證經驗。 2. 熟悉高速訊號系統 NRZ與 PAM4 Serdes量測或模擬，與 compliance驗證流程之實務經驗。 3. 具制定與執行高速介面 NRZ/PAM4 serdes test plan之能力。 4. 具備機架式產品或伺服器/資料中心 module產品經驗尤佳。 5. 具備各種高速 Serdes介面，如 PCIE4.0/5.0/6.0、USB3.1/4.0之產品實作測試經驗尤佳。 6. 具備理解 IC內部不同介面運作原理、debug或參數調整能力尤佳。 7. 具備理解 PAM4 DSP架構運作原理與處理實務之能力尤佳。 8. 熟悉 OrCAD、PowerPCB/Allegro Layout。電機工程學類,電子工程學類,通信學類

工作項目： 1. High speed IO/DDR circuit design. 2. Analog/Mixed-signal circuit design. 3. PLL/DLL circuit design. 4. Jitter Budget. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。 2. 具2年以上下列相關經驗者為佳。 (1) 熟悉 DDR驗證流程。 (2) 熟悉 USB, PCIE, SerDes, LEQ, DFE, FFE, DDR者佳。 (3) 熟悉 Mixed signal design flow者佳。通信學類,電機工程學類,電子工程學類

Microprocessor design. Desired skills and experience includes: 1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support.電機工程學類,電子工程學類,通信學類

工作項目： Ethernet Switch硬體系統設計/工程專案管理執行。 應徵條件： 1. 學士以上; 電機、電信、電控、電子、資訊、通訊等相關科系畢業為主。 2. 具高速 Ethernet Switch(100G/200G/400G/800G)硬體系統設計開發驗證經驗。 3. 熟悉高速訊號 SI simulation/量測、系統 EDA與 compliance驗證流程，具實務經驗尤佳。 4. 熟悉產品整機機電整合與跨部門工作流程，具實務經驗尤佳。 5. 熟悉產品自設計開發、備料生產、測試安規到量產之流程。 6. 具備理解不同客戶設計需求，制定 test plan之能力。 7. 熟悉軟硬體設計開發合作流程、debug co-work流程。 8. 具備機架式產品或伺服器/資料中心 module產品經驗尤佳。 9. 具備理解 IC內部不同介面運作原理、debug或參數調整能力尤佳。 10. 熟悉 OrCAD、PowerPCB/Allegro Layout。電機工程學類,電子工程學類,通信學類

Verification for microprocessor designs. Desired skills and experience includes: 1. Experience in processor design verification: test planning, testbench development, and documentation 2. Knowledge of assembly language, C/C++ and/or SystemVerilog 3. Knowledge of SVA or UVM methodology for block and top level verification 4. Formal property checking/formal verification methodologies 5. Proficiency in scripting languages such as Python/Perl電機工程學類,電子工程學類,通信學類

徵才條件： 1. 碩士以上電機資訊相關科系畢 2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 3. 熟悉 Computer Architecture 4. 有下列經驗者更佳： (1)Microprocessor或DSP相關硬體設計 (2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計電機工程學類,電子工程學類,資訊工程學類

1. 推行日月光中壢廠與日月光投控之ESG/CSR各項工作 2. 執行與協調ESG相關認證，例如RBA、碳盤查與各項ISO環安衛系統 3. 配合協調與回覆政府、NGO與客戶之各項ESG/CSR稽核與問卷 4. 協助部門環安衛之各項政策與工作推行，以及執行內部與外部稽核公共衛生學類,環境工程學類乙級職業安全衛生管理員,廢水處理專責人員合格證書,空氣污染防制專責人員合格證書

1.設備檢測與故障排除 2.機械設備維修 3檢測設備及重點參數 4.建立標準生產流程 5.拆改機台

Joining in specification definition, designing verification platform, developing behavioral models, and responsible for system and functional verification電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. High-Performance CPU/GPU Timing & Power Integrity Signoff 2. High-Performance CPU/GPU Post-Silicon Validation & Debug, Sim-to-Silicon Correlation 3. 協同開發 CPU/GPU Advanced DFT, On-Chip PVT Sensor, Performance Improvement & Power Management 等先進技術 4. 支援產品 SoC Projects，協同執行 High-Performance CPU/GPU 專案開發，導入先進 IP 及技術 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 SoC Integration & Design Flow、Frontend/Backend/DFT/Timing/IR Drop/Power Analysis EDA Tools。 3. 有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4. 有 Chip-Level, Package & PCB Power Integrity Optimization 經驗尤佳。 5. 有On-Chip PVT Sensor 開發經驗尤佳。 6. 有Post-Silicon Validation, Debug 及 RMA 分析經驗尤佳。 7. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. ARM Architecture based Complex CPU Subsystem Platform Design & Integration, Add-on Features Enablement and IP Development 2. SoC Architecture Exploration, Performance Projection and Bottleneck Analysis 3. Benchmark/Power Characterization on Emulation Platform, Result Analysis and Optimization 4. CPU Architecture/Micro-architecture Research 5. Involvement of Post-silicon Bring-up and Debug 應徵條件： 1.碩士以上；電機、資工、電子相關科系畢業為主。 2.具IP開發經驗，熟悉 SoC Integration & Design Flow、Frontend Timing/Power Analysis EDA Tools。 3.熟悉ARMv7/v8-A CPU 架構及AMBA protocol，有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 4.具Emulation platform (Zebu, Palladium)經驗尤佳。 5.有 Low Power Design & Verification、Post-Silicon Validation & Debug 經驗尤佳。 6.積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。電機工程學類,電子工程學類,資訊工程學類

1. MOSFET device research and development, especially Trench MOSFET/ SGT/ SJ. a). Define device layout design and product design rule b). TCAD simulations to build device structure c). Device measurement d). DOE plan for MOSFET new product 2. Interface with Product engineer and Marketing. 3. EFA/ PFA for trouble shooting 4. Build related patent for new design材料工程學類,電機工程學類

工作項目： 1. CPU & GPU Backend Implementation (APR) 2. CPU/GPU Backend Flow Development, Enhancement & Automation 3. Advanced CPU/GPU Technology Development: High-performance, Low Power, and PPA Optimization 應徵條件： 1. 碩士以上；電機、資工、電子相關科系畢業為主。 2. 熟悉 APR Tools (Innovus、ICC2、Fusion Compiler…)，有Synthesis、STA/IR Analysis、Physical Verification等相關經驗者佳。 3. 具備程式設計能力，熟悉 TCL/Perl/C++/Python。 4. 有 High Performance CPU/GPU APR經驗尤佳。 5. 積極負責、勇於迎接新挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. High-Performance CPU & GPU Frontend Implementation 2. Advanced CPU Technology Development: High-performance, Ultra-low Power, and PPA Optimization 3. Processor Frontend Development Flow Enhancement & Automation 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 熟悉 Verilog RTL Design、SoC Integration & Design Flow、Frontend EDA Tools、Synthesis & STA Methodology、Low Power Design & Verification。 3. 具備 IP Integration、Hierarchical Implementation、Verification 能力；熟悉 TCL/Perl/C++/Python。 4. 英文能力良好，聽說讀寫精通。 5. 有 CPU、GPU、Multi-Core Processor Development 經驗尤佳，例如 Design/Integration/Synthesis/DFT/Timing Closure/Sign-off/Production 等。 6. 積極負責、勇於迎接挑戰，對於 High-Performance CPU/GPU、Advanced PPA Optimization、Energy Efficiency Technology 有興趣者。電機工程學類,電子工程學類,資訊工程學類

1. Handle internal/external FT fail, Rel test fail, application fail and others Failure. 2. Operate FA equipment such like Microscope, Curve tracer, X-ray, TDR, Decapsulation, SEM, EDS, Section, Thermos… 3. Summary the Failure analysis report and present to related department.. 4. Join the meeting and co-work with other department. 5. Face to customer for audit and visit.

1.處理、分析及規範制定生產流程異常 2.驗證產品導入量產與改善製程 3.管理、執行與規畫專案 4.客戶服務、技術支援 5.主管交辦事項機械工程學類,電機工程學類,電子工程學類

1.處理、分析及規範制定生產流程異常 2.驗證產品導入量產與改善製程 3.管理、執行與規畫專案 4.客戶服務、技術支援 5.主管交辦事項化學工程學類,電機工程學類,電子工程學類

1.設備導入評估、驗證，製程改善 2.生產流程異常處理、分析及規範制定 3.專案管理執行與規劃 4.客戶服務、技術支援 5.主管交辦事項

1. 工廠品質監控與源頭改善 2. 品質退貨分析與改善 3. 負責量產品的品質管理工作,包含不良品有效偵測、處置及客訴案件追蹤 4. 新產品偵測能力評估與檢測結果分析 5. IPQA 4M 管理 6. 專案執行/管理