目前位置:1111人力銀行找工作台北市內湖區,數位IC設計工程師搜尋結果
    將搜尋範圍從「職務名稱」擴大至職務說明與公司或品牌名稱!
    將搜尋範圍從「公司名稱」擴大至公司簡介與產品或公司福利!

    • 資本額
    • 員工人數
    • 福利制度

    全部

    每頁顯示:
    1 / 1摘要列表

    (共6筆)

    • 【108年度研發替代役 RDSS Intern】DFT/CAD Engineer 可測性設計研發替代役

      台北市內湖區|面議(經常性薪資4萬含以上)
      面議(經常性薪資4萬含以上)|經驗不拘|碩士|外商企業

      • **僅限108年度研發替代役資格**  

      • 資工或電機相關科系碩/博士生 (預計2019年2月後畢業)  

      • 熟悉IC設計流程 (Verilog RTL、Simulation、Timing Analysis 等相關 IC Design Flow)熟悉 Design for Testability 技術,包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis等  

      • 對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者  

       

      What you’ll be doing:  

      • Implement testing architecture of VLSI  

      • Generating test patterns and chip bringup  

      • Develop testing methodology for VLSI  

      • Develop design flow for testing  

       

      What we need to see:  

      • Master degree of Electrical Engineering/Computer Engineering/Computer Science  

      • Good understanding of Design for Testing including Scan/ATPG/BIST/JTAG  

      • Familiar with Verilog  

      • Experiences with RTL and Simulation.  

      • Understanding of Timing is plus  

      • Good coding capability with C/ C++ or STL, knows OOP /Perl/Tck/Python/ TCL is a big plus


      要求條件
      • 資訊工程學類,電機工程學類,電子工程學類 相關科系
      展開收合
      2018-12-10
      收藏職缺
      我要應徵
    • 數位IC設計工程師

      台北市內湖區|面議(經常性薪資4萬含以上)
      面議(經常性薪資4萬含以上)|3年工作經驗以上|大學

      1.各類平面顯示器驅動晶片數位電路設計. 

      2.参與各類新產品開發規格定義ˋ區塊規劃ˋ設計模擬ˋ整合和驗證. 

      3.與類比ˋ系統和佈局設計工程師溝通合作,共同研發最具競爭力的產品


      要求條件
      • 電子工程學類,電機工程學類,光電工程學類 相關科系
      展開收合
      2018-12-07
      收藏職缺
      我要應徵
    • (108年研發替代役)IC設計工程師

      台北市內湖區|面議(經常性薪資4萬含以上)
      面議(經常性薪資4萬含以上)|2年工作經驗以上|碩士|千大企業

      RTL,APR,TEST,AP


      要求條件
      • 電子工程學類,電機工程學類,資訊科學學門 相關科系
      展開收合
      2018-12-04
      收藏職缺
      我要應徵
    • 108年度研發替代役/應屆預聘正職_數位IC設計(台北)

      台北市內湖區|面議(經常性薪資4萬含以上)
      面議(經常性薪資4萬含以上)|經驗不拘|碩士|千大企業高薪100

      我們在找這樣的你:  

      資工/資管/電子/電機/電信/通訊/電控相關研究所背景,對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的畢業生。  

      勇於表達意見,以團隊成功為目標,面對困難不輕易放棄,總是在想更好的做法,擁有創新及不斷學習的精神。  

      聯發科技邀請您,與全球最頂尖的菁英一同合作,彼此激盪最新的創意與解法,共同挑戰每一個不可能。  

       

      職務地點:新竹  

       

      歡迎具備以下任一經驗及專長的你:  

      [2019年碩士/博士畢業生適用,投遞履歷請附上大學/研究所成績單]  

      • 熟悉Verilog及一般IC設計流程、FPGA驗證流程  

      • 對無線通訊、光儲存、數位電視、平板、5G、LTE、網路晶片設計有興趣者  

      • 具備CIC下線經驗尤佳  

      • 熟悉IC設計驗證所需scripting skills (shell, make, perl)  

      • 對圖形處理器架構感興趣


      要求條件
      • 電機工程學類,電子工程學類,資訊工程學類 相關科系
      展開收合
      2018-11-27
      收藏職缺
      我要應徵
    • 【108年度研發替代役】實體設計工程師(Taipei)

      台北市內湖區|面議(經常性薪資4萬含以上)
      面議(經常性薪資4萬含以上)|經驗不拘|碩士|千大企業高薪100

      專長/研究領域: 

      20nm/16nm 設計流程 - APR, DFM, Yield, high-speed and Low power 

       

      ※Responsibilities: 

      1. In charge of ASIC physical implementation including floorplanning, power planning, clock tree synthesis, IR-drop analysis, noise/cross-talk analysis, timing closure. 

      2. Responsible for physical verification including DRC/LVS/ERC and DFM 

       

      ※Requirements: 

      1.Proficient in Tcl and UNIX shell 

      2.Familiar with EDA algorithm, chip implementation and design flow is a plus 

      3.Proactive attitude 

       

      ※請同學附上論文/研究作品和成績單。 

      TOEIC result or a English self-intro is a bonus


      要求條件
      • 電機工程學類,電子工程學類 相關科系
      展開收合
      2018-11-26
      收藏職缺
      我要應徵
    • 【108年度研發替代役】DFT Engineer(Taipei)

      台北市內湖區|面議(經常性薪資4萬含以上)
      面議(經常性薪資4萬含以上)|經驗不拘|碩士|千大企業高薪100

      ※Responsibilities: 

      1. Responsible for basic and advanced DFT implementation 

      2. Involve in SoC test planning, verification and pattern generation 

      3. Good at communicating to cowork with multiple teams 

      4. Interested in SoC design and implementation flow, advanced DFT design architecture and silicon production flow 

       

      ※Requirements: 

      • Familiar with Verilog and Simulation 

      • Good understanding of Design for Testing including Scan/ATPG/MemBIST/JTAG is a plus 

      • Understanding of STA Timing is plus 

      • Skills of Perl/Tcl is a plus 

       

      請同學附上論文/研究作品和成績單。 

      TOEIC result or a English self-intro is a bonus


      要求條件
      • 電機工程學類,電子工程學類,資訊工程學類 相關科系
      展開收合
      2018-11-26
      收藏職缺
      我要應徵
    第 1 / 1 頁,共 6
       
    1 / 1
       
    • 精選職缺
    • 職場新聞,企業有發布新聞稿,文章,活動等訊息
    • 溫馨職場,企業有提供職場環境及公司文化等簡介
    • 企業預估回應您的時間為「1個工作天」(2~7天以此類推)
    • 此職務急徵人才
    • 企業實習職缺
    • 研發替代役職缺
    意見反應
    top