1.訪客來訪時協助登記,換證與引導並招待 2.向全公司人員廣播告知重要訊息 3.接應電話並篩選來電 4.提供或回應民眾有關公司的相關資訊 5. 有養身館經驗尤佳 6.月休八天

1.照顧病患、提供一般健康檢查包括打針、協助服藥與衛生教育等護理臨床工作 2.教育大眾各種醫藥常識、提供病患家屬治療建議 3.記錄病患用藥記錄和各種病徵護理學類普考護士執照,高考護理師執照輕型機車,普通重機車

◎起薪：含夜班津貼約48,000元起 如考取店內證照，最多可達56,000元左右！ ⇒夜班津貼：班表如包含晚上22:00~隔日早上6:00，時薪+$70！ ◎深夜班時段：19-07 排班皆會於選擇之時段內，因應店舖狀況選取9小時作為出勤時間。 (一頭班，中間含1小時休息時間) ◎排休：每月平均休8-10天。 (將整年度休假天數平均分配至每個月份) 可依規定之休假天數自由劃休，最後會由店舖依照人力狀況做調整。 ※【工作內容】～ ・拉麵等餐點製作 ・接待顧客 ・結帳收銀 ・店舖清潔 ・進貨盤點 ・伴手禮販賣 ※【加入我們】～ ・體驗日本冠軍拉麵一蘭文化！ ・透明且明確的升遷制度： ⇒無名額限制、依個人學習速度隨時能進行能力考核獲得加薪機會！ ・小老師依照SOP進行一對一教學，亦歡迎隨時發問，不用擔心無所適從！ ・職場氣氛輕鬆，不分職歷長短，「快樂職場」讓您感到幸福愉悅！ ・店舖注重環境衛生整潔，廚房內無水漬不油膩、空氣清新又涼爽！ ※【特別歡迎】～ ・具日文能力者 ⇒未來有機會與日本總社、香港、紐約等地接觸與聯繫 ・轉職者 ⇒穩定的薪資、完善的福利制度、升遷管道透明確實 ・餐飲相關經驗 ⇒學習管理能力增加一技之長 ・無經驗、對餐飲業有興趣者⇒擁有穩定的SOP、有耐心的小老師一對一教學

◎起薪：38,000元~考取店內證照 最多可達45,000元左右! 排班制，一頭班固定9小時，含1小時休息時間。 大夜時段熱烈募集中！ 夜班津貼：班表如包含晚上22:00~隔日早上6:00，另加大夜津貼時薪70元。 ◎排休：每月平均休8-10天。 (將整年度休假天數平均分配至每個月份) 可依規定之休假天數自由排定希望休假，最後會由店舖依照人力狀況做調整。 ※【工作內容】～ ・拉麵等餐點製作 ・接待顧客 ・結帳收銀 ・店舖清潔 ・進貨盤點 ・伴手禮販賣 ※【加入我們】～ ・體驗日本冠軍拉麵一蘭文化！ ・透明且明確的升遷制度 ⇒無名額限制、依個人學習速度隨時能進行能力考核獲得加薪機會！ ・小老師依照SOP進行一對一教學，亦歡迎隨時發問，不用擔心無所適從！ ・職場氣氛輕鬆，不分職歷長短，「快樂職場」讓您感到幸福愉悅！ ・店舖注重環境衛生整潔，廚房內無水漬不油膩、空氣清新又涼爽！ ※【特別歡迎】～ ・具日文能力者 ⇒未來有機會與日本總社、香港、紐約等地接觸與聯繫 ・轉職者 ⇒穩定的薪資、完善的福利制度、升遷管道透明確實 ・餐飲相關經驗 ⇒學習管理能力增加一技之長 ・無經驗、對餐飲業有興趣者⇒擁有穩定的SOP、有耐心的小老師一對一教學

1.公司財務報表編製 2.應收應付帳款處理及零用金管理 3.偶爾需外出郵局銀行等 4.行政庶務電腦文書作業 5.其他主管交辦事項商業及管理學門輕型機車,普通重機車

入出貨人員，行政文書處理，keyin人員 ※意者請來電約面試或備履歷親洽

進貨、整理庫存 、盤點。 通知團員取貨及查詢團員訂單、門市發貨，親切地協助前台結帳。 官方私訊回覆，迅速解答顧客的疑問與需求。 固定公休日:日一 上班時間:中午12點~晚上9點（周二到週五） 週六 12點~6點 另有全勤1500元

工作項目： 5G/10G Server NIC MAC開發與驗證、後段整合。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 2. 熟悉 Verilog, DCG, VCS, PrimeTime, Spyglass, perl, python。 3. 具數位IC設計相關經驗者為佳。電機工程學類,電子工程學類

工作項目： Microprocessor design. Desired skills and experience includes: 1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support. 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者尤佳。電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. project UVM 環境建立 2. USB 3.0/3.1/4 VIP 開發 應徵條件： 大學以上；電機、電機與控制、資訊科學、自動控制、電信、資訊工程、電子、動力機械相關科系畢業為主電機工程學類,電子工程學類,通信學類

工作項目： SOC平台開發 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、動力機械、自動控制、通訊工程相關科系畢業為主 2. 熟悉數位IC設計流程與工具，有SOC平台開發經驗者為佳。 (MD1850022)電機工程學類,電子工程學類,資訊工程學類

工作項目： Digital design verification, including direct test simulation, random test simulation and coverage report. 應徵條件： 1. 學士以上; 電機工程、電控工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 2. 具3年以上數位設計、驗證或 CAD 相關經驗者為佳。電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. 開發高效率 NAND flash控制器。 2. 開發低功耗 NAND flash控制器。 3. 協助IC設計前後段流程。 4. 協助IC驗證流程。 應徵條件： 1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。 2. 具1年以上相關工作經驗，熟悉 NAND flash控制器開發、IC設計/驗證流程者為佳。電機工程學類,電子工程學類,通信學類

工作項目： Verification for a CPU design project, which includes: * Responsibility for test plans, testbench documentation and implementation. * Use SystemVerilog language, SVA and UVM methodology for block and top level verification. * Apply formal property checking/formal verification methodologies * Understanding of the fundamentals of computer architecture 應徵條件： 1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 2. 具相關工作經驗者尤佳。 (MD1570002)電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. HS design verification. 2. 開發 USB3.2及 PCIe4.0 3. DV協助 HS & RFC. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、自動控制、通訊工程相關科系畢業為主。 2. 具 HS/SERDES/DSP相關電路設計經驗者尤佳。 3. 具 design verification經驗者尤佳。電機工程學類,電子工程學類,資訊工程學類

工作項目： DDR3/DDR4/LPDDR3/4 memory control數位電路設計。 應徵條件： 1. 碩士以上。 2. 具1年以上 DDR memory control開發相關經驗者為佳。電機工程學類,電子工程學類,通信學類

Verification for microprocessor designs. Desired skills and experience includes: 1. Experience in processor design verification: test planning, testbench development, and documentation 2. Knowledge of assembly language, C/C++ and/or SystemVerilog 3. Knowledge of SVA or UVM methodology for block and top level verification 4. Formal property checking/formal verification methodologies 5. Proficiency in scripting languages such as Python/Perl 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者尤佳。資訊工程學類,電機工程學類,電子工程學類

(1)MS degree or above with EE or CS background (2)1 year experience or above in IC design/verification (3)Familiar with SystemVerilog and Vera. Verilog or VHDL familiarity an advantage (4)Good knowledge on Wireless communication or architecture. (5)TCL/Perl coding experience is a plus

工作項目： 1. Data bus controller. 2. 影像處理。 3. 影像壓縮。 4. IP整合。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主。 2. 具1年以上相關經驗者為佳。 3. 具備以下任一工程能力： (1) 參與過 data bus access/arbitration相關控制電路設計。 (2) 參與過影像處理相關控制電路設計，並具備相關演算法有一定基礎知識。 (3) 具備優化電路設計能力，以及實際參與電路量產/除錯經驗。 (4) 具有IC整合工作經驗者尤佳。電機工程學類,電子工程學類,通信學類

工作項目： Verification for High Speed PHY projects, which includes: 1. Responsibility for test plans, testbench documentation and implementation. 2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 3. Debug tests with design engineers to deliver functionally correct design blocks. 4. Close coverage measures to identify verification holes and show progress towards tape-out. 5. Write scripts to automate routine parts of verification workflow. 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具0~3年下列經驗之一者尤佳： (1) Experience verifying digital logic at RTL using SystemVerilog for FPGAs and/or ASICs. (2) Experience verifying digital systems using standard IP components/interconnects. (3) Experience creating and using verification components and environments in standard verification methodology. 3. Preferred qualifications: (1) Experience with high speed MAC/PHY RTL design or verification. (2) Experience with UVM methodology and coding. (3) Good English verbal communication skills.電機工程學類,電子工程學類,通信學類

工作項目： Design verification, UVM 應徵條件： 1. 大學以上；電機、電機與控制、資訊科學、自動控制、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 具3~5年design verification 相關經驗者為佳。 (MD1680021)電機工程學類,電子工程學類,通信學類

工作項目： 1.AP/Router SoC & Platform development, Network & Peripheral IP design 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主 2. 具3年以上數位IC 相關經驗者為佳。 (MD1720006)電機工程學類,電子工程學類,資訊工程學類

工作項目： 1.負責System IO相關IP開發(ARM CPU, system bridge, USB2/3, PCIE, SATA, NAND, card reader, DRAM controller, transport stream)。 2.SoC design flow建立。 3.SoC chip integration(floorplan design, package bonding, whole chip synthesis and STA)。 4.FPGA integration. 應徵條件： 1.碩士以上；電機、電機與控制、自動控制、電子、動力機械相關科系畢業為主。 2.具3年以上Digital IC design相關經驗者為佳。 3.熟悉RTL coding、synthesis、LEC、STA check及ASIC design flow。電機工程學類,電子工程學類

工作項目： 1. Digital IC design. 2. Chip Integration. 3. FPGA verification. 4. USB PD、FPGA、USB3.2相關design、Scan. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、通訊工程相關科系畢業為主。 2. 熟悉 Verilog, DCG, VCS, PrimeTime, Spyglass. 3. 精通英文。 4. 具3年以上相關經驗為佳。電機工程學類,電子工程學類,通信學類

工作項目： 開發OTT/Setup BOX相關產品 應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主 2.熟悉數位IC設計流程與工具，有SOC開發或整合相關經驗者為佳。 (MD17A0006)電機工程學類,電子工程學類,資訊工程學類

工作項目： DDR Digital PHY design. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 具4年以上 DDR3/4/5 or LPDDR4/5 PHY設計等相關經驗者尤佳。電機工程學類,電子工程學類,通信學類

工作項目： 5G Ethernet NIC開發，包含前段與後段。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、通訊工程相關科系畢業為主。 2. 熟悉 Verilog, DCG, VCS, PrimeTime, Spyglass. 3. 具1~4年 IC design相關經驗者為佳。資訊工程學類,電子工程學類,電機工程學類

工作項目： Audio/Speech signal processing(Algorithm), Architecture Design and RTL Coding. 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者為佳。電機工程學類,電子工程學類,通信學類

工作項目： 1. Switch/PON數位IC設計，負責 switch產品的數位電路設計、整合、驗証與維護。 2. 負責 SERDES及 MAC數位電路設計、整合、驗證與維護。 3. 支援 APR相關工作及量產測試程式設計。 4. 協助客戶驗證與量產問題排除。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、通訊工程相關科系畢業為主。 2. 具3年以上電機、電子或通訊相關工作經驗。 3. 有基本的 DATA Communication通訊知識者為佳。 4. 具 RTL電路設計、驗証、合成經驗者為佳。 5. 熟悉邏輯與電子、電路設計具相關經驗者為佳。電機工程學類,電子工程學類,通信學類

工作項目： Verification for High Speed PHY projects, which includes: 1. Responsibility for test plans, testbench documentation and implementation. 2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 3. Debug tests with design engineers to deliver functionally correct design blocks. 4. Close coverage measures to identify verification holes and show progress towards tape-out. 5. Write scripts to automate routine parts of verification workflow.電機工程學類,電子工程學類,資訊工程學類

工作項目： 開發 1G/2.5G/5G/10G Ethernet. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、通訊工程相關科系畢業為主。 2. 具2年以上(熟悉) IC設計開發流程與工具，有 ethernet相關開發經驗者為佳。通信學類,電機工程學類,電子工程學類

工作項目： 開發2.5G/10G/LD ethernet 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、動力機械、自動控制、通訊工程相關科系畢業為主 2. 熟悉IC設計開發流程與工具，有ethernet相關開發經驗者為佳。電機工程學類,電子工程學類,通信學類

工作項目： WLAN BB IC Design & Verification and Backend Flow. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、資訊工程、通訊工程相關科系畢業為主。 2. 具備2年以上 IC設計與 Backend Flow相關經驗者為佳。電機工程學類,電子工程學類,通信學類

工作項目： 1. Maintain並開發 USB3、USB4與 PCIe之 DPHY/MAC相關 design. 2. 整合 USB3、USB4、PCIe等 SerDes PHY與 MAC. 應徵條件： 1. 熟悉 USB3.2、PCIe、PIPE4/5等 Spec. 2. 具 USB3.2 or PCIe Gen3/Gen4 DPHY/MAC設計經驗。 3. 具 USB3.2 or PCIe Gen3/Gen4等 PHY IP整合經驗。 4. 具備 SoC晶片整合能力。

工作項目： Maintain並開發 SD Card相關 IP design. 應徵條件： 1. 熟悉 SD Card、UHS1、UHS2相關 Spec. 2. 具 SD Card UHS1與 UHS2 IP設計開發經驗。 3. 具 UHS2 PHY/MAC或 USB3/PCIe PHY/MAC之IP整合經驗。 4. 具備 SoC晶片整合能力。

工作項目： Flash controller電路開發 應徵條件： 1. 碩士以上;電機工程、電信工程、資訊工程相關科系畢業為主 2. 具2年以上數位IC設計相關經驗者為佳 (MD1880018)電機工程學類,電子工程學類,資訊工程學類

(1)大學以上電機、電子、資工、通訊相關系所畢 (2)熟悉或對 SoC ( Memory controller, On-chip bus architecture, Re-used IP ..), Ethernet, TCP/IP, NAT, QoS, Network processor/protocols/Architecture 有興趣者電機工程學類,電子工程學類,資訊工程學類

工作項目： RFC DSP or High speed PHY相關設計。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 無經驗可；具3年以上下列相關經驗之一者尤佳： (1) RF相關 calibration(DSP)設計經驗。 (2) High speed PHY(USB2/3, PCIe, SATA, HDMI)相關設計經驗。 (3) 熟悉數位 IC設計相關技術及流程者。電機工程學類,電子工程學類,通信學類

工作項目： Design block integration / clcok-gen structure design / synthesis / timing analysis / LEC / scan-insert. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電子工程、資訊科學等相關科系畢業為主。 2. 具2年以上 SoC整合或 synthesis/sta等相關經驗者為佳。電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. 車用Ethernet Switch數位電路設計 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主 2. 需具備3年以上相關工作經驗 3. 熟悉C、Verilog及一般IC設計流程，有數位 IC設計經驗或FPGA使用經驗，或通訊網路電路設計開發經驗者為佳 4. 具數位電路後段整合經驗者尤佳電機工程學類,電子工程學類,通信學類

工作項目： 負責SSD固態硬碟產品開發、驗證。 1.MLC (Multi-Level Cell) NAND Flash Algorithm、TLC (Triple-Level Cell) NAND Flash開發。 2.PCIe SSD controller數位IC設計、AES encoding/decoding 及ECC電路開發。 應徵條件： 1.大學以上，電機、電機與控制、通訊工程、電信、電子相關科系為主。 2.熟悉AES coding/decoding電路設計。 3.熟悉BCH ECC、LDPC ECC及NAND Flash specification。 4.具有SSD產品integration經驗。 5.具2年以上之SATA/PCIe SSD產品開發與驗證。電機工程學類,電子工程學類,通信學類

工作項目： 1. Familiar with Verilog design 2. Familiar with digital design flow, such as synthesis, STA, power analysis 3. Familiar with Video Codec (H.264, HEVC, AVS2, VP9, AV1…etc) 4. Familiar with at least one of following tasks * DSP/processor design * Design for Arithmetic operations * Bus interface or fabric design * SoC Design integration *Image/video processing related design * CPU/GPU/NPU experiences * Communication and demodulation related design * High Speed IO and DDR Memory controller 應徵條件： 1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程、其他[理工背景]相關科系畢業為主 2. 熟悉 verilog, verdi, LEC, spyglass, perl, STA, synthesis tool 3. 不拘, 有二年以上工作經驗更好. 以上軟體不必全熟, 知道愈多愈好. 相關經驗者為佳 (MD1810028)電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. Finding solutions for creative applications. 2. RTL coding for function implementation, including simulation. 3. Discuss function spec with system designer 4. Architecture planning for circuit design. 5. Completing front-end design flows, such as synthesis, linting, asynchronous checking, STA and so on. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 經驗不拘，具二年以上相關工作經驗者尤佳。 3. 對所有視覺相關產品有熱情、有想法。 4. 熟悉以下 HDL/Tool(愈多項或單項愈熟尤佳)： verilog, verdi, LEC, linting, perl, synthesis, static timing analysis, Clock tree architecture. 5. 對以下領域有了解更佳(不必全部)： 5.1 Video codec(AVS3, AV2, VP9, HEVC, H.264, and etc.) 5.2 High speed interface, such as HDMI, DDR, USB, and so on. 5.3 Image/Video processing. 5.4 CPU, GPU, and NPU.電機工程學類,電子工程學類,通信學類

★需有相關工作經驗2年以上 1.工具清點及整理 2.負責組裝、拆解、改造設備機器 3.判斷設備異常的原因，並排除問題 4.主管交付業務 5.偶爾需出差 6.有日文證照者，會另有津貼 7.出差時會補貼交通費及住宿費，並另外給付出差津貼

工作項目： 1. 開發維護 in-house VIP 2. 支援產品線 IC 驗證計劃 工作地點：台南科學園區 應徵條件： 1. 大學、碩士以上；電機、電機與控制、資訊科學、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2. 熟悉 SystemVerilog 驗證語言和 perl 相關 scripts。 3. 熟悉 UVM 或 VMM methodology 。 4. 熟悉 PCIE/USB/SATA 等 protocol 。 5. 具4年以上 IC 驗證相關經驗。 6. 有 VIP 開發經驗者尤佳。電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. Architecture and RTL design, FPGA verification 2. Synthesis, STA, timing closure 3. SoC integration 應徵條件： 1. 兩年以上數位IC設計經驗 (有資深技術職缺) 2. 有下列任一經驗尤佳: (1) WLAN or Bluetooth protocol (2) CPU, SoC bus, DMA, security design (3) Chip integration, low power and power domain design (MD14A0012、MD14A0018、MD1530017)

工作項目： 負責WLAN/LTE Baseband相關之RTL Design及Backend。 應徵條件： 1. 碩士以上；電機、通訊工程、電信、電子相關科系畢業為主。 2. 熟悉通訊原理及數位訊號處理者尤佳。 (MD1440017)電機工程學類,電子工程學類,資訊工程學類