此職缺的所有相似工作:
(共102筆)
高效能運算(HPC)處理器軟體工程師T1
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. Software and utility development for ARM Architecture based Complex CPU Subsystem Platform
2. CPU function validation and testing software development
3. CPU post-silicon issue analysis, debug & resolving
應徵條件:
1. 碩士以上; 資訊工程、資訊科學、電機工程、電子工程等相關科系畢業。
2. 熟悉 ARMv7/v8/v9-A CPU 架構,有 ARM Cortex-A CPU system software 經驗尤佳。
3. 熟悉以下經驗者:
(a) CPU 之系統程式或工具開發。
(b) CPU/OS之 debug 及問題分析。
(c) CPU post-silicon issue analysis, debug & resolving。
(d) 具備 Verilog RTL 及相關工具軟體開發經驗。
4. 積極負責、溝通協調能力強、勇於迎接挑戰,對於 High-Performance CPU Technology 有興趣者。
要求條件
- ● 電機工程學類,電子工程學類,資訊工程學類 相關科系
SoC實體設計工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. Physical design and implementation from netlist to GDS out.
2. Design signoff including timing closure and physical verification.
3. Physical design methodology development and enhancement.
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學等相關科系畢業為主。
2. 具5年以上下列相關經驗者為佳:
(1) 熟悉相關 EDA tools(Innovus, ICC, ICC2)。
(2) 熟悉 IC後段設計流程,具相關 APR經驗實際參與並執行 project與 tape-out者。
(3) 對於開發及推廣 Physical Design Flow有興趣者。
(4) 具程式設計(TCL,Perl,Python)能力者為佳。
要求條件
- ● 電機工程學類,電子工程學類,資訊工程學類 相關科系
SoC platform架構設計工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. SoC bus architecture 架構設計。
2. 平台效能分析與改善。
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。
2. 具2年以上 SoC系統架構設計, 或有 DDR controller設計相關經驗者為佳。
要求條件
- ● 電子工程學類,電機工程學類,資訊工程學類 相關科系
SI/PI模擬工程師 RID
思達科技股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)面議(經常性薪資4萬/月含以上)|2年工作經驗以上|專科、大學、碩士、博士展開收合1. Knowledge on ATE test boards.
2. Responsible for modeling, simulating, analyzing signal and power integrity (SIPI), troubleshooting, and reviewing interfaces interconnect and debugging circuits.
3. This encompasses all aspects of physical interconnect in a system context, including silicon, package, PCB, connectors, and components on multi-signal transmission line interfaces.
4. Performs, verifies, and documents interface SIPI analysis outcomes as part of customer services.
5. Carry out experiments to validate modeling and methodologies.
working-level knowledge with Cadence Allegro design layout tool, its constraint manager, and schematics.
6. Develop and document signal and power integrity requirements and flows for internal and external customer use.
7. The ideal candidate possesses excellent communication skills, both verbal and written.
8. 3D structure component6 modeling and EM simulations
An understanding of basic circuit and transmission line theory is essential, as is familiarity with and a working knowledge of concurrent time and frequency-domain methods of analysis and characterization.
9. Knowledge of interfaces such as DDR (e.g. DDR4, LPDDR4/4x, DDR5 and LPDDR5/5x and HBM2e/3), PCIe (e.g. Gen5/6), Practical experience with package and PCB design, including 3D electromagnetic field solvers such as Ansys SiWave/HFSS, with proven ability to create models of usable bandwidth up to 60GHz, is preferred.
要求條件
- ● 電子工程學類,電機工程學類 相關科系
數位IC設計工程師M2
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
DDR3/DDR4/LPDDR3/4 memory control數位電路設計。
應徵條件:
1. 碩士以上。
2. 具1年以上 DDR memory control開發相關經驗者為佳。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
數位IC設計/驗證工程師(SSD) P1
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
負責SSD固態硬碟產品開發、驗證。
1.MLC (Multi-Level Cell) NAND Flash Algorithm、TLC (Triple-Level Cell) NAND Flash開發。
2.PCIe SSD controller數位IC設計、AES encoding/decoding 及ECC電路開發。
應徵條件:
1.大學以上,電機、電機與控制、通訊工程、電信、電子相關科系為主。
2.熟悉AES coding/decoding電路設計。
3.熟悉BCH ECC、LDPC ECC及NAND Flash specification。
4.具有SSD產品integration經驗。
5.具2年以上之SATA/PCIe SSD產品開發與驗證。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
WiFi 7系統設計工程師C2
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. WiFi 7 GMAC IP開發.
2. WiFi 7 Data CPU and GMAC IP data path offload Design spec.
3. 開發 WLNIC GMAC以及 Host端 NE/PE電路去新增 Wlan datapath的相關控制 module (e.g. 處理 RX re-ordering module)以達到讓 WiFi & NE可以高度整合,做 datapath上的 direct forwarding.
應徵條件:
1. 碩士以上; 電機工程、電信工程、資訊工程相關科系畢業為主。
2. 具2年以上下列工作經驗者為佳:
2.1 Familiar with HW/SW ARCH of GMAC/NE/Switch IP.
2.2 Familiar with create new design specification for GMAC/NE/Switch IP.
2.3 Familiar with FPGA verification and debug.
要求條件
- ● 電機工程學類,電子工程學類,資訊工程學類 相關科系
Ethernet數位IC設計工程師C1
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
5G Ethernet NIC開發,包含前段與後段。
應徵條件:
1. 碩士以上; 電機工程、電信工程、電子工程、通訊工程相關科系畢業為主。
2. 熟悉 Verilog, DCG, VCS, PrimeTime, Spyglass.
3. 具1~4年 IC design相關經驗者為佳。
要求條件
- ● 資訊工程學類,電子工程學類,電機工程學類 相關科系
NB IoT系統設計工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. NB IoT L1C / L23 protocol stack.
2. NB IoT L1C / Baseband / RF control.
應徵條件:
1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。
2. 具2年以上 3GPP protocol experience為佳。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
RF系統設計工程師R2
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. RF系統驗證/模擬。
2. HFSS模擬。
3. Serdes系統驗證/模擬。
4. Jitter Budget分析。
5. RF System Algorithm & Calibration開發。
6. 自動化程式開發。
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。
2. 熟悉 C, matlab, ADS, HFSS, SystemVue.
3. 熟悉 scope, specturm, signal generator.
4. 具1年以上下列相關經驗者為佳。
(1) 熟悉 RFIC驗證流程。
(2) 孰悉 RFIC架構。
(3) 具備 RF儀器使用知識。(spectrum/VSA/signal generator)
(4) 具通訊系統概念。
(5) 具高頻訊號設計概念。
(6) 有 HFSS/ADS/systemVue使用經驗。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
Design Methodology/Fully Layout工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
負責下列工作項目之一
1. Fully Layout environment and flow build-up.
2. In-house Layout automatic utility development.
3. In-house PDK development.
4. Project layout and process migration supporting.
應徵條件:
1. 大學以上;電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。
2. 具備3年以上 Fully Custom Layout 相關工作經驗為佳。
3. 熟悉 Linux工作環境以及 TCL/Perl/Shell script/Skill Language.
4. 熟悉 Fully Custom Layout EDA Tool.
要求條件
- ● 通信學類,電機工程學類,電子工程學類 相關科系
WiFi 7系統設計工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
WiFi7 MAC Design and Architect.
1. WiFi6/7 MAC Design and Architecture.
2. Evaluation for WiFi6/7 New Feature and IP PPA.(Performance / Power / Area / Cost)
3. Verification Flow improvement.(DV, FPGA, HW Emulator, e.g. PXP, Zebu, Protium, …)
4. Driver/FW/RTL Design Partition for WiFi6/7.
應徵條件:
1. 碩士以上; 電子、電機、資工、電信、電控、資科、通訊等相關科系畢業為主。
2. 具下列經驗之一者為佳:
(1) 8+ years experiences.(IC Design House)
(2) 5+ years experiences.(Wireless Communication Protocol)
(3) 8+ years experiences.(C or RTL Programming)
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
WiFi系統設計工程師C4
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
Wlan NIC驗證/量產/客戶問題解決。
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、通訊工程等相關科系畢業為主。
2. 熟悉 Embedded System, ARM/MIPS CPU, Linux, C, Script, Makefile, and etc.
3. 熟悉 LA, Scope, CatC, and etc.
4. 具5年以上經驗, 從事下列主要工作內容者為佳:
(1) PCIe/USB/SDIO MAC Protocol Analysis and PHY/PCB debug.
(2) WiFi debug and Cowork with other department.
(3) Customer Issue Analysis and Debug.
(4) IC Mass Production Test Plan including CP/FT.
(5) RMA IC Analysis and FA(Failure Analysis).
(6) 另具以下條件者(多項尤佳) :
a.) IC開發經驗。
b.) Familiar with PCIe/USB/SDIO interface spec and debug.
c.) Familiar with WiFi Knowledge and Debug.
d.) PCB Schematic and Layout.
e.) C Programming.
f.) Network protocol & concept.
g.) 好相處,能融入團隊。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
WiFi系統設計工程師C3
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. Wifi HAL_API development.
2. Wifi Firmware development.
應徵條件:
1. 熟System C, C++, python.
2. WiFi background(802.11) or experience.
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
WiFi系統設計工程師C1
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. 11ac/11ax專案開發。
2. Driver/Firmware設計和架構規劃。
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、通訊工程相關科系畢業為主。
2. 具5年以上 WiFi或網路應用相關經驗者為佳。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
WiFi系統設計工程師C2
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
WiFi 802.11AC/AX MAC System Design and Verification
應徵條件:
1. 學士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、通訊工程相關科系畢業為主
2. 熟悉 Embedded System, ARM/MIPS CPU, Linux, C, Script, Makefile, and etc.
3. 熟悉 LA, Scope, CatC, and etc.
4. 具3年以上主要工作內容:
a.) WiFi IP Verification
b.) WiFi Design Spec & Architecture for Performance / System scenario / ...
c.) Uboot / Linux development for WiFi
d.) FW developement for WiFi internal CPU and SoC PE
e.) Research spec and test plan from IEEE-802.11 and WiFi-Alliance
f.) Debug
g.) ...
另有以下條件由為佳:
a.) IC 開發經驗
b.) Computer Architecture
c.) C Programming
d.) Network protocol & concept
e.) Embedded System
f.) Uboot / Linux development experience
g.) 好相處,能融入團隊
h.) 相關經驗者為佳
(MD1840049)
要求條件
- ● 電機工程學類,電子工程學類,資訊工程學類 相關科系
NIC數位IC設計工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
5G/10G Server NIC MAC開發與驗證、後段整合。
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。
2. 熟悉 Verilog, DCG, VCS, PrimeTime, Spyglass, perl, python。
3. 具數位IC設計相關經驗者為佳。
要求條件
- ● 電機工程學類,電子工程學類 相關科系
SLD數位IC設計工程師/資深工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. Finding solutions for creative applications.
2. RTL coding for function implementation, including simulation.
3. Discuss function spec with system designer
4. Architecture planning for circuit design.
5. Completing front-end design flows, such as synthesis, linting, asynchronous checking, STA and so on.
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。
2. 經驗不拘,具二年以上相關工作經驗者尤佳。
3. 對所有視覺相關產品有熱情、有想法。
4. 熟悉以下 HDL/Tool(愈多項或單項愈熟尤佳):
verilog, verdi, LEC, linting, perl, synthesis, static timing analysis, Clock tree architecture.
5. 對以下領域有了解更佳(不必全部):
5.1 Video codec(AVS3, AV2, VP9, HEVC, H.264, and etc.)
5.2 High speed interface, such as HDMI, DDR, USB, and so on.
5.3 Image/Video processing.
5.4 CPU, GPU, and NPU.
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
SoC整合專案副理/專案經理
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. SOC integrator!
A challenging job for integrating the designs from over 100 digital designers and tens of analog designers.
A challenging job of using deep submicron process.
2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on.
3. Cooperating with APR designers for backend timing closure.
4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement.
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。
2. 熟悉 verilog, verdi, STA, synthesis.
3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。
4. 會寫 script如 perl者更佳。
5. 具六年以上相關工作經驗。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
113年度研發替代役&預聘_應屆畢業人才-可測試設計(DFT)工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合應徵條件:
1. 瑞昱強力招募(1)113年度研發替代役及(2)預聘113年應屆畢業之碩士、博士生。
2. 碩士以上;電機、資訊等相關科系,並具下列任一條件者佳:
a. 熟悉Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow及有興趣者。
b. 熟悉 Design for Testability 技術,包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等及有興趣者。
c. 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗及有興趣者。
d. 積極負責、勇於迎接挑戰,對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。
要求條件
- ● 電機工程學類,電子工程學類,資訊工程學類 相關科系
- 精選精選職缺
- 1天企業預估回應您的時間為「1個工作天」(2~7天以此類推)
- 急此職務急徵人才
- 習企業實習職缺
- 替研發替代役職缺
- 身接受身障職缺
- 職職場新聞,企業有發布新聞稿,文章,活動等訊息
- 溫溫馨職場,企業有提供職場環境及公司文化等簡介