CPU數位IC驗證資深工程師/專案副理

工作項目： 

1. RF CP/FT測試程式開發及維護。 

2. 產品良率的改善。 

3. RF Probe card,Load board電路設計。 

4. 測試電路Debug. 

5. 須配合國內外出差。 

應徵條件： 

1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、通訊工程相關科系畢業為主。 

2. 熟悉 C語言或VB. 

3. 熟悉 V50/J750/Uflex操作。 

4. 具RF測試背景者為佳。

工作項目： 

RFC DSP or High speed PHY相關設計。 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、動力機械、自動控制、通訊工程等相關科系畢業為主。 

2. 無經驗可；具3年以上下列相關經驗之一者尤佳： 

(1) RF相關 calibration(DSP)設計經驗。 

(2) High speed PHY(USB2/3, PCIe, SATA, HDMI)相關設計經驗。 

(3) 熟悉數位 IC設計相關技術及流程者。

工作項目： 

1. 先進製程 IO pad 電路設計, ESD 問題排除. IO pad SI/ PI 分析。 

2. 特殊用途/ 規格 IO 的規格分析，電路設計與開發。 

應徵條件： 

1. 碩士以上；電機電子相關系所畢業，曾修習電子電路設計。 

2. 工作經驗：具備GPIO或DDR IO 電路設計經驗為主, 若有半導體物理, ESD/Latch-up 問題處理經驗尤佳。 

3. 年資不限, 有經驗優先考慮。

工作項目： 

Flash controller電路開發  

應徵條件： 

1. 碩士以上;電機工程、電信工程、資訊工程相關科系畢業為主 

2. 具2年以上數位IC設計相關經驗者為佳 

(MD1880018)

工作項目： 

1.支援客戶由開發至量產所遇到的各種WiFi相關軟、硬體問題。 

2.處理客戶回報的問題 ，分析與歸類後並與內部相關RD合作解決問題。 

3.執行/製作 Debug SOP並協助客戶或代理商解決問題。  

4.  

SW: 

移植，整合，與客製化WiFi 軟體功能到客戶的平台 

HW:  

review電路圖 

RF相關量測 

interface (PCIE/USB/SDIO) signal量測 

應徵條件： 

1.3~6年以上軟體或硬體技術開發/支援相關工作經驗. 

2.直接支援客戶處理問題經驗 

3.具有同時處理多個案子/客戶的能力 

4.能配合加班或出差(世界各地) 

5.具跨部門 (PM/Sales/RD)、背景(SW\HW)溝通協調能力與經驗. 

6.具系統整合能力與相關經驗者為佳 

(MD1750007)

工作項目： 

Digital design verification, including direct test simulation, random test simulation and coverage report. 

應徵條件： 

1. 學士以上; 電機工程、電控工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 

2. 具3年以上數位設計、驗證或 CAD 相關經驗者為佳。

工作項目： 

SoC Physical Design  

應徵條件： 

1. 碩士以上;電機工程、電子工程、資訊工程相關科系畢業為主。 

2. 具0年以上或2至3年相關經驗者為佳。 

(MD1840015)

Key qualifications: 

1. MS degree or above with EE or CS background 

2. Familiar with SystemVerilog and Verilog 

3. Exposure to OVM/UVM/VMM methodology 

4. Exposure to constrained-random based verification environment 

5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 

6. Be able to develop a test bench from scratch 

7. Hands on working experience on unit/block/full-chip level verification 

8. Good communication skill 

9. Leadership/management experience is a plus. 

Job descriptions: 

1. Plan the verification strategy for SOC projects 

2. Hands-on verification task of some of the units 

3. Work closely with the design teams. 

4. Drive the verification team, problem-solving on day-to-day works 

5. Provide the measurable metrics for project leads and upper management. 

6. Bug/coverage trend identification. Foresee the possible issues and plan for them. 

(MD17C0031)

Key qualifications: 

1. Master degree or above with EE or CS background 

2. Familiar with SystemVerilog and Verilog 

3. Exposure to OVM/UVM/VMM methodology 

4. Exposure to constrained-random based verification environment 

5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 

6. Be able to develop a test bench from scratch 

Preferred qualifications:  

1. Familiar with PCI/USB/SATA/Serdes 

2. Familiar with Bluetooth 

3. Familiar with SOC bus fabric and AXI/AHB/OCP bus protocols 

4. Familiar DDR2/3/4 

5. Familiar with any type of flash memory 

6. Familiar SVA 

7. Familiar Formal verification methodology 

8. Experience of writing bootloader for ARM/MIPS CPUs 

9. Perl/Python experience 

Job descriptions: 

1. Test plan creation 

2. Develop testbench, test cases, reference model, coverage model and regression suite 

3. Run RTL and gate level simulation, debug failures, manage bug tracking 

4. Drive and achieve coverage closure 

(MD17C0031)

工作項目： 

1. HS design verification. 

2. 開發 USB3.2及 PCIe4.0 

3. DV協助 HS & RFC. 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、自動控制、通訊工程相關科系畢業為主。 

2. 具 HS/SERDES/DSP相關電路設計經驗者尤佳。 

3. 具 design verification經驗者尤佳。

工作項目： 

IC physical designer (APR)  

應徵條件： 

碩士以上; 電機工程、電子工程、資訊工程相關科系畢業為主

工作項目： 

1.AP/Router SoC & Platform development, Network & Peripheral IP design 

應徵條件： 

1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主 

2. 具3年以上數位IC 相關經驗者為佳。 

(MD1720006)

工作項目： 

Design verification, UVM 

應徵條件： 

1. 大學以上；電機、電機與控制、資訊科學、自動控制、電信、資訊工程、電子、動力機械相關科系畢業為主。 

2. 具3~5年design verification 相關經驗者為佳。 

(MD1680021)

工作項目： 

1. Responsible for ASIC Backend / Physical Implementation, including floorplan, power plan, physical synthesis, clock tree synthesis, routing, si, DFM, DRC/LVS in both hierarchical and low power designs.  

2. Responsible for Physical Design flow research, development and automation. 

應徵條件： 

1. 大學以上電機資訊相關科系畢 

2. 熟悉 IC 後段設計流程, 具相關 APR 經驗者佳. 

3. 對於開發及推廣 Physical Design Flow 有興趣者. 

4. 熟悉相關 tools(Astro, Encounter, IC Compiler)者尤佳 

5. 具程式設計(TCL,Perl,C/C++)能力者佳。

工作項目： 

Verification for a CPU design project, which includes: 

* Responsibility for test plans, testbench documentation and implementation. 

* Use SystemVerilog language, SVA and UVM methodology for block and top level verification. 

* Apply formal property checking/formal verification methodologies 

* Understanding of the fundamentals of computer architecture  

應徵條件： 

1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 

2. 具相關工作經驗者尤佳。 

(MD1570002)

工作項目： 

1. RMA, HTOL問題協助排除。 

2. ESD/EOS可靠度問題協助排除。 

3. power/PCB ESD相關 SI/PI分析 (Cable ESD)處理。 

應徵條件： 

1. 碩士以上；電機電子相關系所畢業為主；曾修習電子電路設計、半導體物理、元件物理課程。 

2. 具2年以上半導體可靠度相關經驗者為佳。 

3. 具處理 IC ESD or System ESD問題處理經驗者尤佳。

工作項目： 

負責下列工作項目之一 

1. High performance core physical implementation 

2. Project Implementation and flow development. 

應徵條件： 

1. 碩士以上；電機、資訊科學、資訊工程相關科系畢業為主。

工作項目： 

負責下列工作之一 

1. SoC 平台開發及產品線支援。 

2. 微處理器開發。 

3. 低功耗軟體平台開發。 

應徵條件： 

1. 碩士以上；電機、資訊科學、資訊工程、電子相關科系畢業為主。 

2. 熟悉 Verilog RTL及Synthesis, Simulation, Verification 等相關 IC Design Flow. 

3. 熟悉 Computer Architecture 

4. 具下列經驗者尤佳: 

(1) On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計 

(2) Embedded system軟體開發 

(3) ARM CPU 與 ARM/Imagination GPU 整合 

(MD1430014)

職稱：微處理器設計工程師(Processor Design Engineer) 

徵才條件： 

1. 碩士以上電機資訊相關科系畢 

2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 

3. 熟悉 Computer Architecture 

4. 有下列經驗者更佳： 

(1)Microprocessor或DSP相關硬體設計 

(2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

徵才條件： 

1. 碩士，大學&研究所均為電子電機相關科系畢業 

2. 具3年以上相關工作經驗 

3. 具備元件物理相關課程學分 

4. 熟悉電子學或電子電路設計 

5. 具積體電路 ESD 相關問題處理經驗或 I/O 電路設計經驗者尤佳 

工作項目： 

1. IC ESD、Latch up Review與改善 

2. I/O Pads Design