工作項目： Verification for High Speed PHY projects, which includes: 1. Responsibility for test plans, testbench documentation and implementation. 2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 3. Debug tests with design engineers to deliver functionally correct design blocks. 4. Close coverage measures to identify verification holes and show progress towards tape-out. 5. Write scripts to automate routine parts of verification workflow.
收合內容
查看薪資水平
數位IC設計工程師
日班
新竹市 東區 科學園區科學園區創新二路2號 （新竹科學園區）
碩士
博士
不拘
不拘
1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具0~3年下列經驗之一者尤佳： (1) Experience verifying digital logic at RTL using SystemVerilog for FPGAs and/or ASICs. (2) Experience verifying digital systems using standard IP components/interconnects. (3) Experience creating and using verification components and environments in standard verification methodology. 3. Preferred qualifications: (1) Experience with high speed MAC/PHY RTL design or verification. (2) Experience with UVM methodology and coding. (3) Good English verbal communication skills.
展開全部
歡迎所有求職者
楊小姐
https://recruit.realtek.com/Job/Search 建議利用本公司網站【職缺查詢】→【我要應徵】之功能，並上傳自製履歷、成績單等，以獲最快速之處理時效。
1111人力銀行提醒您
履歷關閉狀態，仍可投遞應徵！準時面試勿失約，務必留意自身求職安全！
五不原則：不繳錢、不購買、不辦卡、不隨意簽約、證件不離身。
三要原則：要陪同、要確定、要存疑。
不要到非公司或地區偏遠的地點面試。
不要因為急於找到工作，而將提款卡、帳戶、存摺及密碼等資料交給他人。
如遇任何求職詐騙，請勿進行求職面試並與警方反詐騙專線165聯繫。
如發現公司或職缺有疑慮，請即時向 1111 回報／檢舉。
應徵小提醒
致電給人資時，別忘了提到您是從1111看到此工作喔！
有什麼好處