職缺描述
1. 使用 VHDL/Verilog 進行 CPLD 電路邏輯開發。 2. 執行模擬、合成與晶片燒錄，並進行 Debug。 3. 設計 I²C、SPI、UART 等數位介面，與硬體電路整合。 4. 確保設計符合時序需求，並優化資源與功耗。 5. 產出設計規格書/測試報告，並與韌體、製造團隊協同作業。
收合內容
【AI Server】FW CPLD Engineer
鴻海精密工業股份有限公司(鴻海)
‧1130個職缺全職
面議（經常性薪資達4萬元或以上）
大學以上
新北市 土城區
應徵人數
1 ~ 5 人需求人數
1 人到職日期
一個月內更新日期
工作內容
工作待遇
面議 (經常性薪資達4萬元或以上)
查看薪資水平
職務類別
韌體工程師
工作性質
- 全職
工作時間
日班
休假制度
- 週休二日
工作地點
新北市 土城區
要求條件
學歷要求
大學以上
科系要求
不拘
工作經驗
3 年以上經驗
外語能力
- 英文 聽｜ 中等、 説｜ 中等、 讀｜ 中等、 寫｜ 中等
工作技能
不拘
附加條件
1. 需具備 VHDL / Verilog 硬體描述語言程式設計能力。 2. 具備 數位電路設計與時序分析 基礎知識。 3. 能操作 示波器、邏輯分析儀 進行測試與 Debug。 4. 具備 I²C、SPI、UART 等數位介面設計經驗。 5. 具備 文件撰寫與跨部門協作 能力。
展開全部
其他說明
需出差
歡迎身份
歡迎所有求職者
公司資訊
公司環境
聯絡資訊
聯絡人員
HR Mark Chen
應徵回覆
履歷審閱後，將主動聯繫合適者，不合適者則不另行通知
1111人力銀行提醒您
履歷關閉狀態，仍可投遞應徵！準時面試勿失約，務必留意自身求職安全！
五不原則：不繳錢、不購買、不辦卡、不隨意簽約、證件不離身。
三要原則：要陪同、要確定、要存疑。
不要到非公司或地區偏遠的地點面試。
不要因為急於找到工作，而將提款卡、帳戶、存摺及密碼等資料交給他人。
如遇任何求職詐騙，請勿進行求職面試並與警方反詐騙專線165聯繫。
如發現公司或職缺有疑慮，請即時向 1111 回報／檢舉。
應徵小提醒
致電給人資時，別忘了提到您是從1111看到此工作喔！
有什麼好處