1. Design and RTL implementation of SoC debug modules 2. Integration and verification of debug components (e.g., trace, monitor, access port) 3. Debug signal capture, trace, and analysis for SoC platforms 4. Support SoC debug flow and issue localization 5. Collaborate with cross-functional teams to optimize debug performance 6. Documentation and test specification for SoC debug features 7. Location: Taipei/Hsinchu
收合內容
查看薪資水平
數位IC設計工程師
日班
台北市 內湖區
碩士
博士
不拘
不拘
不拘
不拘
1. Experience in RTL design (Verilog/SystemVerilog) 2. Familiarity with SoC architecture and debug methodologies 3. Knowledge of digital design verification and simulation tools 4. Good problem-solving and analytical skills 5. Strong teamwork and communication abilities 6. Experience with scripting languages (e.g., Python, Perl) is a plus 7. Experience with FPGA prototyping or lab debug is a plus
展開全部
歡迎所有求職者
HR
意者請至公司網站登錄履歷(http://careers.mediatek.com/eREC/?langKey=zh-TW)，網站登錄之履歷將優先處理。 公司網站與1111請擇一入口投遞履歷，切勿重複傳送，以免延誤審閱速度。另外為維護個人權益，請您填寫電子郵件地址時，以個人帳號為主，勿留目前任職公司之帳號，以利後續連絡事宜，謝謝您的合作！
履歷審閱後，將主動聯繫合適者，不合適者則不另行通知
1111人力銀行提醒您
履歷關閉狀態，仍可投遞應徵！準時面試勿失約，務必留意自身求職安全！
五不原則：不繳錢、不購買、不辦卡、不隨意簽約、證件不離身。
三要原則：要陪同、要確定、要存疑。
不要到非公司或地區偏遠的地點面試。
不要因為急於找到工作，而將提款卡、帳戶、存摺及密碼等資料交給他人。
如遇任何求職詐騙，請勿進行求職面試並與警方反詐騙專線165聯繫。
如發現公司或職缺有疑慮，請即時向 1111 回報／檢舉。
應徵小提醒
致電給人資時，別忘了提到您是從1111看到此工作喔！
有什麼好處