1. 職位概述： 加入我們榮獲 ISSCC 2024 傑出論文獎（Distinguished Paper Award） 並 連續三年發表ISSCC論文 的世界級研發團隊。您將負責設計定義業界最高標準（State-of-the-Art）的多媒體 AI 加速器。 2. 微架構與 RTL： 定義 NPU 微架構，並執行關鍵資料路徑與控制邏輯的 RTL 實作（Verilog）。 3. 協同設計與優化： 與演算法團隊合作提出硬體友善優化方案（Compiler/HW Co-design），透過架構創新達成超越現有水準的最佳 PPA 目標。 4. 實作流程： 與驗證及後端團隊合作，確保功能正確性與時序收斂，順利完成晶片下線。
收合內容
查看薪資水平
數位IC設計工程師
日班
新竹縣 竹北市
碩士
博士
不拘
不拘
不拘
不拘
擅長工具 RTL、ASIC 工作技能 AI 其他條件 1. 學歷： 電機工程、資訊工程或相關領域之碩士或博士學位。 2. 核心技能： 精通 Verilog，並熟悉 ASIC 設計流程（Lint, CDC, Synthesis）。 3. 領域知識： 熟悉 AI 加速器架構知識，特別是 資料重複使用策略 (data reuse)、記憶體階層優化 (memory hierarchy) 以及 乘加運算單元微架構 (MAC uArch) 設計。 4. 加分條件： a) 熟悉 Compiler 與硬體協同優化（Compiler/Hardware Co-optimization） 技術。 b) 對深度學習概念（CNN, Transformers）及常見框架（PyTorch/TensorFlow）有基本了解。 c) 具備低功耗設計經驗。
展開全部
歡迎所有求職者
HR
意者請至公司網站登錄履歷(http://careers.mediatek.com/eREC/?langKey=zh-TW)，網站登錄之履歷將優先處理。 公司網站與1111請擇一入口投遞履歷，切勿重複傳送，以免延誤審閱速度。為維護個人權益,請您填寫電子郵件地址時，以個人帳號為主，勿留目前任職公司之帳號，以利後續連絡事宜；外部工作分類中的工作內容請填寫完整，以利履歷審閱，謝謝您的合作！
履歷審閱後，將主動聯繫合適者，不合適者則不另行通知
1111人力銀行提醒您
履歷關閉狀態，仍可投遞應徵！準時面試勿失約，務必留意自身求職安全！
五不原則：不繳錢、不購買、不辦卡、不隨意簽約、證件不離身。
三要原則：要陪同、要確定、要存疑。
不要到非公司或地區偏遠的地點面試。
不要因為急於找到工作，而將提款卡、帳戶、存摺及密碼等資料交給他人。
如遇任何求職詐騙，請勿進行求職面試並與警方反詐騙專線165聯繫。
如發現公司或職缺有疑慮，請即時向 1111 回報／檢舉。
應徵小提醒
致電給人資時，別忘了提到您是從1111看到此工作喔！
有什麼好處