1. 對 FPGA , HW (電路板) 或 SOC(embedded) System 設計有興趣 2. 對通信產品開發設計或以下產品有興趣者 : 3. FPGA Acceleration Platform 4. Carrier Ethernet, Openflow, Router,L2/L3 Switch等通訊協定 5. Video處理, 2D/3D,Mpeg4/H.264/H.265,影像傳輸相關 6. 數位PLL 濾波器,網路同步,ieee1588v2 演算法 7. RF, Baseband Processor 或DSP電機工程學類,通信學類,電子工程學類

•Component mean MOSFET、Dr.MOS、DC-DC IC Controller、Inductor and Capacitor. 1.Develop component level spec、test conditions and criteria. 2.Review component datasheet、spec and reliability report. 3.Enhance component quality with supplier. 4.Survey new material. •This includes new technology assessment, creation of technology roadmaps, specification development, and application engineering knowledge for both surface mounted and through hole components. • Additional duties include evaluating product performance and reliability test data as part of the component/supplier approval process for both new and existing components • Work with design engineers, procurement and suppliers to determine component requirements and drive component selection and second source identification. • Understand supplier and/or design requested changes to components and drive these changes through the formal component release and control procedures. • Work with design engineers on the resolution of component related issues, such as timing, design margining. • Analyze and evaluate component specifications to determine suitable alternate sources when required. This will occur for both development and sustaining products. Work with the design team, cross functional team and suppliers to ensure that components selected meet the requirements for feature set, functionality, cost, reliability, regulatory compliance, and industry standards compliance. • Ensure components selected meet manufacturability, reliability and testability goals ※依學經歷、工作年資敘薪工程學門

英業達近年進攻各種邊緣 AI 運算應用領域，我們是英業達 AI 晶片設計研發團隊，具備多年 AI 與 Processor IC 設計經驗，現正積極投入類神經網路加速器 IP 研發，我們主要工作為應用 Verilog 與 Python，導入來自國際知名 GPU 公司的設計觀念，開發極具競爭力的 AI processor IP，建立完整的Hardware / Software Co-sim 的環境，所有軟硬體皆 in-house 獨立自主研發，2023 年推出已被數家台灣知名上市 IC 設計公司採用，市場需求踴躍，現正積極擴大招募新血，歡迎對 IC 設計、CPU 開發、NPU AI 加速器開發有熱誠的朋友加入!工程學門

1.負責電子電路的系統設計整合、軟硬體開發、通訊產品測試與應用 2.負責FPGA電路及電路邏輯系統的設計、管理、改良的技術者 3.負責電子電路相關的工程規劃、主導、協調專案的管理者 4.其他交辦事項電子工程學類,電機工程學類,通信學類

- NR & O-RAN compliant radio unit (O-RU) physical layer implementation - Verilog/RTL design coding, synthesizing, & optimization to meet timing and area constraints - Cooperate with algo for design modelling & performance bench marking - Phy level & E2E level trouble shooting & debug Theoretical and practical experience in the following fields: • Digital signal processing (DFT, FFT, transform theory) • Digital filter design (IIR, FIR, multirate filter, Upsampling/Downsampling, Interpolator/Decimator, Resampling) • Experience in LTE(4G)/NR(5G) digital signal processing • Programming in Verilog/RTL • Excellent communication skills for project work in a team oriented, international environment Nice-to-have skills o Knowledge of digital front-end (DFE) o Experience in Automatic Gain control (AGC), Automatic frequency control (AFC), timing error adjustment, and DPD (Digital Pre-Distortion) o Experience in antenna tuner o Familiar with 3GPP standards (WCDMA/LTE/LTE-A/5G) 新竹工作地點：竹北台元科學園區通信學類,電子工程學類,電機工程學類

1. TV IC 架構設計與 RTL 實現 2. TV SoC 整合 3. Bus 與周邊整合 4. SoC 效能評估與改善

1. WiFi 無線通訊系統架構 2. WiFi IP數位設計 3. 計算機系統與周邊架構與數位設計 4. 系統晶片整合

(請留意：為加快面試安排時間，2024校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2024年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。電機工程學類,資訊工程學類,資訊管理學類

1. Working on CPU implementation in advanced process nodes, physical designs and sign-off 2. Analyze and enhance design limits among speed, power and area 3. Collaborate with different designs, teams cross sites and countries.

(請留意：為加快面試安排時間，2024校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2024年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。電機工程學類,資訊工程學類,資訊管理學類

由於 先進製程 與 高整合度晶片 需要 較長的研發時間 及 高製造成本, DV (Design Verification) 已成為 聯發科技 晶片開發流程中 不可或缺的一環 . CDG DV部門負責 開發與執行 最高整合度 Smartphone, TV 與 ASIC 驗證工程. * 內容包含: 整合型驗證環境開發, 大數據分析與效能改善, BUS Fabric / EMI (External memory interface ) / Low power functions 驗證規劃及執行. * 工作中需要 設計 及 精進 Verification plan/methodology/bench, 對 SOC 系統會有整體而深入的了解. * 利用 最新 EDA tool and concept 來完成 你的 驗證計畫. **工作地點:新竹、台北皆可

職責說明: 1. 提供Whole-Chip Memory(SRAM,TCAM), 的最佳選擇方式(PPA), 根據不同先進製程 2. 內部或外部客戶溝通討論出optimized Memory PPA solution, 相關周邊邏輯電路設計, 以及測試架構(MBIST)與方法. 3. Whole Chip MBIST 架構設計與實現 4. 協助Memory相關的Timing closure以及 IR 改善方案. 5. MBIST 量產測試相關工作, 除錯以及良率提升. 6. 對先進製程Memory特性的深入理解, 提出應用於ethernet, AI, Cloud, 5G Infrastructure 的適合解決方案.

1. 訂定DFT plan 及執行 DFT/ATPG相關任務 2. 協助改善ATPG效率 3. 提供量產ATPG pattern 及協助量產階段除錯

• 負責USB3/USB4 IP開發 • 負責PCIe IP 開發 • 具Serdes design經驗者佳

1. Software and GUI development of in-house digital EDA platforms (e.g. early floorplanning, chip integration) 2. Methodology development with AI/ML/DL technologies for digital design exploration & automation 3. Spec collection & consolidation, solution deployment, flow coordination, and project landing engagement & support

1. 5G modem platform架構設計及相關數位電路設計 2. 整體晶片之clock, reset, bus, 測試模式, 低功耗模式之規劃及設計 3. 由RTL到gate level的platform整合工作, 包含timing收斂及可測試性設計 4. 設計方法及整合流程的改進

1.制定與全面的實施技術解決方案。 2.與團隊合作，優化系統與流程。 3.故障排除與修復。 4.警報處理與升級。 5.跨文化的客戶服務。 6.將數據有系統的統整與報告。

職責要求 - Plan design architecture. - Develop high quality digital design. - Be familiar with IC design flow. 任職資格 - MS degree in Electrical Engineering,Computer Science or related field. - Proficient in Verilog coding and verification. - Experienced in front-end IC design flow. Preferred Qualifications: - Experienced in C language. - Experienced in scripting language. - Distinguished organizing abilities. - Outstanding problem analysis and debugging skills. - Optimistic and self-driven personality.