CPU實體設計工程師(台北)
聯發科技股份有限公司(聯發科)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

1. Working on CPU implementation in advanced process nodes, physical designs and sign-off 2. Analyze and enhance design limits among speed, power and area 3. Collaborate with different designs, teams cross sites and countries.

2022/08/10
應徵人數:1-5人
來回約 56 元/日
2022/08/10
FPGA工程師_5G(台北)
台達電子工業股份有限公司
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

• 負責尖端5G 無線前端高速傳輸、軟體定義無線電之設計、開發、整合 。 • 開發、整合、驗證嵌入式軟體及維護與偵錯,驅動尖端RF與 modem 硬體技術。 • 與不同團隊 (系統軟體、系統測試、通訊協定、電源管理、數位硬體、無線硬體等) 協同合作通信學類,資訊工程學類,電子工程學類

2022/08/10
應徵人數:1-5人
來回約 56 元/日
2022/08/10
研發工程師
應徵人數:1-5人
通勤費:來回約 56 元/日

1.新產品或新功能的開發專案、支援應用程式設計工作: 設計FPGA及DSP/CPU/ARM相關週邊電路及工控/通信子板 設計高速FPGA系統產品之電源,週邊,記憶體等完整電路 2.研究合適通訊設備的通訊類演算法 3.如測試員反應通訊設備若軟體或韌體程式有誤則進行程式除錯 4.系統檢討,如何做改善及維護 5.工程規劃設計、設備管理維護電機工程學類,網路學類,通信學類

2022/08/09
應徵人數:1-5人
來回約 56 元/日
2022/08/09
伺服器FPGA/CPLD研發工程師_內湖_00000
緯創資通股份有限公司(緯創資通)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

1. FPGA Development for server or communication applications , including IC design , Verilog coding , Simulation , Timing closure , Debug and Project maintenance. 2. Validate and Debug FPGA on prototype hardware system. 3. Co-work with Hardware and Software engineers in development. 4. Design tools implementation電機工程學類,電子工程學類,資訊工程學類

2022/08/08
應徵人數:1-5人
來回約 56 元/日
2022/08/08
PB0250 零件工程設計主任/設計經理 Power MOSFET/Power IC
應徵人數:1-5人
通勤費:來回約 56 元/日

•Component mean MOSFET、Dr.MOS、DC-DC IC Controller、Inductor and Capacitor. 1.Develop component level spec、test conditions and criteria. 2.Review component datasheet、spec and reliability report. 3.Enhance component quality with supplier. 4.Survey new material. •This includes new technology assessment, creation of technology roadmaps, specification development, and application engineering knowledge for both surface mounted and through hole components. • Additional duties include evaluating product performance and reliability test data as part of the component/supplier approval process for both new and existing components • Work with design engineers, procurement and suppliers to determine component requirements and drive component selection and second source identification. • Understand supplier and/or design requested changes to components and drive these changes through the formal component release and control procedures. • Work with design engineers on the resolution of component related issues, such as timing, design margining. • Analyze and evaluate component specifications to determine suitable alternate sources when required. This will occur for both development and sustaining products. Work with the design team, cross functional team and suppliers to ensure that components selected meet the requirements for feature set, functionality, cost, reliability, regulatory compliance, and industry standards compliance. • Ensure components selected meet manufacturability, reliability and testability goals ※依學經歷、工作年資敘薪工程學門

2022/08/08
應徵人數:1-5人
來回約 56 元/日
2022/08/08
(資深)CPU整合工程師
聯發科技股份有限公司(聯發科)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

為手機通信模組設計具有高性能,低功耗和小面積的高性價比控制器。 該職位將參與高階製程並與跨國團隊合作,使用深次微米N7 / N5 / N3技術實作CPU,並從事: -執行CPU子系統的開發,設計和整合。 -推導並製定應用子系統PPA(性能,功率,面積)優化計劃。 -於MCU子系統中的SoC,從技術可行性評估整合,協調後段同仁,到晶片debug。

2022/08/05
應徵人數:1-5人
來回約 56 元/日
2022/08/05
無線通訊數位設計工程師_台北
聯發科技股份有限公司(聯發科)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

1. WiFi 無線通訊系統架構 2. WiFi IP數位設計 3. 計算機系統與周邊架構與數位設計 4. 系統晶片整合

2022/08/05
應徵人數:1-5人
來回約 56 元/日
2022/08/05
ASIC系統晶片記憶體整合工程師
聯發科技股份有限公司(聯發科)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

職責說明: 1. 提供Whole-Chip Memory(SRAM,TCAM), 的最佳選擇方式(PPA), 根據不同先進製程 2. 內部或外部客戶溝通討論出optimized Memory PPA solution, 相關周邊邏輯電路設計, 以及測試架構(MBIST)與方法. 3. Whole Chip MBIST 架構設計與實現 4. 協助Memory相關的Timing closure以及 IR 改善方案. 5. MBIST 量產測試相關工作, 除錯以及良率提升. 6. 對先進製程Memory特性的深入理解, 提出應用於ethernet, AI, Cloud, 5G Infrastructure 的適合解決方案.

2022/08/05
應徵人數:1-5人
來回約 56 元/日
2022/08/05
數位IC設計自動化平台軟體開發工程師 (人工智慧)-台北
聯發科技股份有限公司(聯發科)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

1. Software and GUI development of in-house digital EDA platforms (e.g. early floorplanning, chip integration) 2. Methodology development with AI/ML/DL technologies for digital design exploration & automation 3. Spec collection & consolidation, solution deployment, flow coordination, and project landing engagement & support

2022/08/05
應徵人數:1-5人
來回約 56 元/日
2022/08/05
數位設計工程師_台北(2021)
聯發科技股份有限公司(聯發科)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

1. 5G modem platform架構設計及相關數位電路設計 2. 整體晶片之clock, reset, bus, 測試模式, 低功耗模式之規劃及設計 3. 由RTL到gate level的platform整合工作, 包含timing收斂及可測試性設計 4. 設計方法及整合流程的改進

2022/08/05
應徵人數:1-5人
來回約 56 元/日
2022/08/05
多媒體數位IC設計工程師_台北
聯發科技股份有限公司(聯發科)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

1.多媒體IC架構與RTL 實作 2.系統bus 與dma 設計 3.SOC 系統 performance and power 分析

2022/08/05
應徵人數:1-5人
來回約 56 元/日
2022/08/05
DFT/ATPG 測試整合工程師
聯發科技股份有限公司(聯發科)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

1. 訂定DFT plan 及執行 DFT/ATPG相關任務 2. 協助改善ATPG效率 3. 提供量產ATPG pattern 及協助量產階段除錯

2022/08/05
應徵人數:1-5人
來回約 56 元/日
2022/08/05
USB/IP數位IC設計工程師
聯發科技股份有限公司(聯發科)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

• 負責USB3/USB4 IP開發 • 負責PCIe IP 開發 • 具Serdes design經驗者佳

2022/08/05
應徵人數:1-5人
來回約 56 元/日
2022/08/05
驗證工程師_台北
聯發科技股份有限公司(聯發科)
台北市內湖區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

由於 先進製程 與 高整合度晶片 需要 較長的研發時間 及 高製造成本, DV (Design Verification) 已成為 聯發科技 晶片開發流程中 不可或缺的一環 . CDG DV部門負責 開發與執行 最高整合度 Smartphone, TV 與 ASIC 驗證工程.  內容包含: 整合型驗證環境開發, 大數據分析與效能改善, BUS Fabric / EMI (External memory interface ) / Low power functions 驗證規劃及執行.  工作中需要 設計 及 精進 Verification plan/methodology/bench, 對 SOC 系統會有整體而深入的了解.  利用 最新 EDA tool and concept 來完成 你的 驗證計畫. **工作地點:新竹、台北皆可

2022/08/05
應徵人數:1-5人
來回約 56 元/日
2022/08/05
7天內回覆
數位IC設計工程師, SoC數位設計工程師
應徵人數:1-5人
通勤費:來回約 56 元/日

A. Chip Design Engineer 1. Familiar with digital RTL IC design and DFT 2. Familiar FPGA emulation flow.〝 B. Chip Design Engineer 1. IC 整合 2. IC設計整合流程改善 3. 數位IP設計/IC整合/系統驗證 4. 執行晶片sign-off流程 5. 發展降低晶片功耗流程 6. 整體晶片的靜態時序分析與收斂〝 C. Chip Design Engineer 1. 安規IP 設計 2. 微處理器 設計 3. DRAM控制器 設計 4. RTL-to-Layout 整合設計 5. 手機平台設計 6. 手機架構能效分析與優化 7. DFT設計與整合〝電子工程學類,電機工程學類

2022/07/12
7天內回覆
應徵人數:1-5人
來回約 56 元/日
2022/07/12

您搜尋的職缺已經看完囉

放寬一點點條件,有更多工作機會等著您

以下我們用這些條件推薦職缺給您

Hardware研發工程師
晶通電子股份有限公司
台北市中正區
面議(經常性薪資4萬含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

1.負責電子電路的系統設計整合、軟硬體開發、通訊產品測試與應用 2.負責FPGA電路及電路邏輯系統的設計、管理、改良的技術者 3.負責電子電路相關的工程規劃、主導、協調專案的管理者 4.其他交辦事項電子工程學類,電機工程學類,通信學類

2022/08/12
應徵人數:1-5人
來回約 56 元/日
2022/08/12
FPGA 研發工程師
晶通電子股份有限公司
台北市中正區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

1. 對 FPGA , HW (電路板) 或 SOC(embedded) System 設計有興趣 2. 對通信產品開發設計或以下產品有興趣者 : 3. FPGA Acceleration Platform 4. Carrier Ethernet, Openflow, Router,L2/L3 Switch等通訊協定 5. Video處理, 2D/3D,Mpeg4/H.264/H.265,影像傳輸相關 6. 數位PLL 濾波器,網路同步,ieee1588v2 演算法 7. RF, Baseband Processor 或DSP電機工程學類,通信學類,電子工程學類

2022/08/12
應徵人數:1-5人
來回約 56 元/日
2022/08/12
ASIC Design Project Manager
應徵人數:1-5人
通勤費:來回約 56 元/日

This Project Manager (ASIC Design Project Manager) will be responsible for planning, coordinating, and implementing projects within the timeline, and scope. They will also effectively monitor and present project updates to relevant stakeholders, clients, or project team members. Responsibilities 1. Develop and document ASIC micro-architecture 2. Able to help with writing specifications from high level requirements 3. Act as bridge between Offshore team and Customer 4. Set project timeline 5. Monitor project deliverables 6. Plan, track, consolidate numbers from local/regional team members and report 7. progress to leadership on a regular basis. 8. Strong communication skills to coordinate with local/regional team members and management 9. Work with client‘s Taiwan team, HCL‘s India & Taiwan Teams Qualifications 1. 5+ years experience on ASIC design 2. Bachelor‘s Degree or above, major in Electrical Engineering 3. Familiar with the entire ASIC design cycle – Specification to Tapeout 4. Familiar with the Digital and Analog technologies for ASIC 5. Automated Tester Equipment (ATE) knowledge preferred 6. Excellent English communication skills (speaks English fluently is a must) 7. Strong business acumen in project planning & management 8. Strong verbal, written, and organizational skills 9. Demonstrated understanding of Project Management processes, strategies and methods 10. Strong sense of personal accountability regarding decision-making and supervising local/regional teams 11. Experience working in a high-level collaborative environment and promoting a teamwork mentality 12. Managerial experience applying analytical thinking and problem-solving skills 13. Ability to predict challenges and seek to proactively head-off obstacles 14. Can work under pressure * Working permit and Mandarin ability are required with foreigner電機工程學類

2022/08/11
應徵人數:1-5人
來回約 56 元/日
2022/08/11
FPGA工程師
應徵人數:1-5人
通勤費:來回約 56 元/日

1.FPGA、CPLD、Verilog HDL 設計。 2.具高速介面整合與開發經驗者佳,如AXI4, DDR3, PCIe等。 3.FPGA Board驗證。

2022/08/08
應徵人數:1-5人
來回約 56 元/日
2022/08/08
(院本部)先進密碼實驗室_專案工程人員(台北)
財團法人國家實驗研究院
台北市大安區
面議(經常性薪資4萬/月含以上)
應徵人數:1-5人
通勤費:來回約 56 元/日

〝【資安卓越中心建置籌備辦公室徵才說明】 如果你是駭客級資安工程師或研究員、網路大數據分析工程師或研究員、後量子密碼演算法設計工程師或研究員,加入資安卓越中心籌備計畫能讓你找到同好,一齊追求資安生涯的卓越。數位發展部即將於今(111)年成立,後續將成立資通安全研究院及所屬資安卓越中心(Cybersecurity Center of Excellence,CCoE),結合產學研合作夥伴,致力於網路威脅、社群數據、後量子密碼三大技術領域,及人才培育、政策議題、國際合作三項綜合業務。 我們尋求程式能力強、擅長演算法設計、熟悉資安技術、樂於挑戰自我的好手,與我們及產學研合作夥伴共同投入各項技術、系統、平台與工具的研發:威脅情資平台、網路與端點行為AI鑑識、程式漏洞分析平台、惡意程式分析、紅藍攻防平台、資安曝險調查、AI安全評鑑、社群訊息傳播分析、深度偽造(deep fake)影音、後量子密碼演算法、密碼硬體模組。 工程師與研究員職等與薪資結構一致,兩者合作分工在同一技術議題上,工程師以大D小r (development & research)、產出「可用的」系統、平台與工具為主要績效,研究員以大R小d、產出「可發表的」技術、論文、報告、專利為主要績效。 【工作內容】 1. 後量子密碼系統與協定設計、分析。 2. 驗證後量子密碼學實作正確性。 3. 後量子密碼學研究報告與論文寫作,實作相關密碼演算法。 4. 建構安全、高效率、易用的後量子密碼學函式庫。 5. 整合後量子密碼學技術至各類系統中。 6. 開發後量子密碼學軟體工具。 7. 鼓勵對後量子密碼學有興趣及熱忱,未來想進入國際密碼學相關產業的人士加入團隊。 8. 資安卓越中心建置籌備事宜。 【研究團隊簡介】 隨著最近量子電腦的快速發展,量子計算有能力破壞當前使用的絕大多數密碼系統,對現行資訊安全系統構成嚴重威脅。後量子密碼學是一個快速發展的資訊安全研究領域,相關研究通過開發可抵禦量子攻擊的安全密碼系統來應對這一挑戰。 美國國家標準與技術局於2016年發起後量子密碼學標準化競賽以公開徵選最優公鑰加解密和數位簽章演算法,獲勝者將成為新的世界標準。本實驗室研究團隊開發的兩種演算法已入選為本次競賽決賽的入圍者,並可能成為新標準。〝數學統計學門,電算機學門,資訊工程學類

2022/06/17
應徵人數:1-5人
來回約 56 元/日
2022/06/17
ASIC integrator
應徵人數:1-5人
通勤費:來回約 56 元/日

- Lead the architectural definition of each design, defining the system data flow, connectivity and performance required to deliver innovative solutions for the wireless communication system. - This position will require substantial cross-functional interaction with the algorithm, software, and systems. - Integrate/design elements of the SOC processing fabric including CPU, high-speed interfaces, memory interconnect, top-level clock and reset structures etc.. - Work with design, verification, implementation and validation engineering to develop project execution plan and schedule management. - Communicate with internal teams and provide suitable test architecture planning for production and verification. - Assist DFT structure implementation - Working with test engineers to bring up test vectors on test-house/silicon

2022/08/10
應徵人數:1-5人
來回約 56 元/日
2022/08/10