1.數位電路設計 2.HDL coding(VHDL / Verilog) 3.電路圖繪製Orcad 4.測試程式撰寫 5.產品量產技術移轉電機工程學類,電子工程學類,資訊工程學類

研究所以上電子、電機相關所組畢，具類比積體電路基礎 工作內容： 1. 數位積體電路設計 2. 邏輯電路設計電機工程學類,電子工程學類

1. 電力電子Power Electronics/精密量測Precision Measurement相關產品的數位系統技術開發 2. 具備FPGA、Verilog HDL基礎知識 3. 依儀器之關鍵技術開發規格，進行數位硬體研發規劃設計、控制程式撰寫、與除錯 4. 規劃儀器之數位系統，包含線路設計、FPGA功能開發 5. 系統內容有控制器、濾波器、delta-sigma資料轉換及高速通訊等IP建立及整合電機工程學類,電子工程學類,資訊工程學類

數位系統設計Digital System Design： 1.電源Power/綠能Green Energy/電池Battery/電動車EV/精密量測Precision Measurement等相關產品設計開發 2.須具備FPGA、Verilog HDL基礎知識 3.熟數位系統Digital System規劃、線路設計、PCB layout、FPGA、CPU/MCU應用尤佳電機工程學類,電子工程學類

工作項目： Maintain並開發 SD Card相關 IP design. 應徵條件： 1. 熟悉 SD Card、UHS1、UHS2相關 Spec. 2. 具 SD Card UHS1與 UHS2 IP設計開發經驗。 3. 具 UHS2 PHY/MAC或 USB3/PCIe PHY/MAC之IP整合經驗。 4. 具備 SoC晶片整合能力。

Job Descriptions: IPs of multimdedia SOC include video and audio proceesing, picture quality enhancement, bus arbitration,high frequence IO interface, Video coding protocol, SOC platform, and so on. All IPs with the below tasks, - RTL studying, planning structure, coding, simulation. - Coworking with Design verification team for simulation, verification, coverage. - Using design EDA tools, such as ncverilog, VCS for sim, prime time for STA and power analysis, linting tools and so on. - IC verification and debug. - Discuss the architecture of next chip with SW and Digital IC leaders for next chip. - Co-work with SW designer to solve Customers‘ issues. Job Requirements ＞ Minimum Qualifications - Ability of communicating, reading, and writing by English - Master‘s degree or over in Electrical Engineering, Computer Science, Mathematical or related science & engineering field. Or Bachelor with over 2 years working experience in the field of digital IC design. - Familiar with at least one programming language, such as HDL, C-like, Perl-like and so on. ＞ Preferred Qualifications - Knowing how software works, such as IRQ, limitation, and etc. - Experience of display timing. - Strong processor or SoC architecture knowledge - Microarchitecture implementation - Microprocessor integration - Low power Design - Excellent verbal and written communication skills. Ability to work in a team environment. Good self-direction and time management skills - Develop RTL for multiple logic blocks of a DSP/CPU core - Run various frontend tools to check for linting, clock domain crossing, synthesis, etc. - Work with physical design team on design constrain and timing closure - Work with power team on power optimization - Work with verification team to collaborate on test plan, coverage plan, and coverage closure. Excellent verbal and written communication skills. Ability to work in a team environment. Good self-direction and time management skills - Passion to co-work with tens of partners and to summary information.電機工程學類,電子工程學類,資訊工程學類

工作項目： Audio/Speech signal processing(Algorithm), Architecture Design and RTL Coding. 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者為佳。電機工程學類,電子工程學類,通信學類

工作項目： 1. Responsible for ASIC Backend / Physical Implementation, including floorplan, power plan, physical synthesis, clock tree synthesis, routing, si, DFM, DRC/LVS in both hierarchical and low power designs. 2. Responsible for Physical Design flow research, development and automation. 應徵條件： 1. 大學以上電機資訊相關科系畢 2. 熟悉 IC 後段設計流程, 具相關 APR 經驗者佳. 3. 對於開發及推廣 Physical Design Flow 有興趣者. 4. 熟悉相關 tools(Astro, Encounter, IC Compiler)者尤佳 5. 具程式設計(TCL,Perl,C/C++)能力者佳。電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. Maintain並開發 USB3、USB4與 PCIe之 DPHY/MAC相關 design. 2. 整合 USB3、USB4、PCIe等 SerDes PHY與 MAC. 應徵條件： 1. 熟悉 USB3.2、PCIe、PIPE4/5等 Spec. 2. 具 USB3.2 or PCIe Gen3/Gen4 DPHY/MAC設計經驗。 3. 具 USB3.2 or PCIe Gen3/Gen4等 PHY IP整合經驗。 4. 具備 SoC晶片整合能力。

1. Siemens EDA 軟體操作 (無經驗可) 2. Siemens EDA 軟體教學 (無經驗可) 3. Siemens EDA 軟體技術支援 (無經驗可) 4. Siemens EDA 軟體銷售支援 (無經驗可)電機工程學類,電子工程學類

工作項目： 負責下列工作項目之一 1. High performance core physical implementation 2. Project Implementation and flow development. 應徵條件： 1. 碩士以上；電機、資訊科學、資訊工程相關科系畢業為主。電機工程學類,電子工程學類,資訊工程學類

工作項目： Switch/PON 數位IC設計 應徵條件： 1. 碩士以上，電機工程、電信工程、電子工程、通訊工程相關科系畢業為主 2. 具基本的DATA Communication通訊知識為佳 3. 具RTL電路設計、驗證、合成經驗 4. 熟悉邏輯、電子與電路設計等相關經驗者為佳數學統計學門,電算機學門,資訊科學學門

工作項目： 1. HS design verification. 2. 開發 USB3.2及 PCIe4.0 3. DV協助 HS & RFC. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、自動控制、通訊工程相關科系畢業為主。 2. 具 HS/SERDES/DSP相關電路設計經驗者尤佳。 3. 具 design verification經驗者尤佳。電機工程學類,電子工程學類,資訊工程學類

工作項目： 1. SOC integrator! A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. A challenging job of using deep submicron process. 2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 3. Cooperating with APR designers for backend timing closure. 4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 熟悉 verilog, verdi, STA, synthesis. 3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 4. 會寫 script如 perl者更佳。 5. 具六年以上相關工作經驗。電機工程學類,電子工程學類,通信學類

工作項目： Flash controller電路開發 應徵條件： 1. 碩士以上;電機工程、電信工程、資訊工程相關科系畢業為主 2. 具2年以上數位IC設計相關經驗者為佳 (MD1880018)電機工程學類,電子工程學類,資訊工程學類

工作項目： RFC DSP or High speed PHY相關設計。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、動力機械、自動控制、通訊工程等相關科系畢業為主。 2. 無經驗可；具3年以上下列相關經驗之一者尤佳： (1) RF相關 calibration(DSP)設計經驗。 (2) High speed PHY(USB2/3, PCIe, SATA, HDMI)相關設計經驗。 (3) 熟悉數位 IC設計相關技術及流程者。電機工程學類,電子工程學類,通信學類

工作項目： 1. 開發高效率 NAND flash控制器。 2. 開發低功耗 NAND flash控制器。 3. 協助IC設計前後段流程。 4. 協助IC驗證流程。 應徵條件： 1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。 2. 具1年以上相關工作經驗，熟悉 NAND flash控制器開發、IC設計/驗證流程者為佳。電機工程學類,電子工程學類,通信學類

工作項目： IC physical designer (APR) 應徵條件： 碩士以上; 電機工程、電子工程、資訊工程相關科系畢業為主電機工程學類,電子工程學類,資訊工程學類

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。電機工程學類,電子工程學類,資訊工程學類

(1) 碩士以上電機、資訊相關科系畢業。 (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。電機工程學類,電子工程學類,資訊工程學類