1. build up verilog testbench 2. fullchip verilog simulation/verification 3. verilog behavior models creation 4. pattern pool coverage raising up

1. SoC chip integration from RTL to gate level including timing closure and testability 2. Design methodology and integration flow improvement電機工程學類,電子工程學類,資訊工程學類

熟RTL Design 熟FPGA 開發流程電機工程學類,電子工程學類

MCU相關類比電路設計：RCOSC , Xtal , Bandgap , LDO , OPAMP , DAC , ADC , POR , LVD 等.電機工程學類,電子工程學類

1. Architecture design and RTL implementation of Camera system 2. Verification of Camera system

1.依照顧客或公司開出之需求單作產品數位IC設計 2.協助試產，產品除錯處理 3.設計研發中所欲之問題及解決方案紀錄 (如: 研發紀錄簿)電子工程學類,電機工程學類

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識.電機工程學類,電子工程學類,通信學類

類比/混合信號CMOS電路設計

DRAM circuits design工程學門

具備以下任一工程能力： (1) 參與過 data bus access/arbitration相關控制電路設計。 (2) 參與過影像處理相關控制電路設計，並具備相關演算法有一定基礎知識。電機工程學類,電子工程學類,通信學類

工作項目： DDR3/DDR4/LPDDR3/4 memory control數位電路設計。 應徵條件： 1. 碩士以上。 2. 具1年以上 DDR memory control開發相關經驗者為佳。電機工程學類,電子工程學類,通信學類

熟悉Digital IC design flow、RTL coding 3.資訊工程學類,數學統計學門,電算機學門

具 HS/SERDES/DSP相關電路設計經驗者尤佳。 3. 具 design verification經驗者尤佳。電機工程學類,電子工程學類,資訊工程學類

數位 IC 設計. 2. 熟悉 Verilog , FPGA . 3. 略懂基本類比 GATE Level 佳.電機工程學類,電子工程學類

具3年以上數位IC 相關經驗者為佳。 (MD1720006)電機工程學類,電子工程學類,資訊工程學類

數位電路設計、模擬與驗證 2.電機工程學類,電子工程學類,資訊工程學類

三年以上高壓元件或電力電子相關技術領域設計經驗者佳。 (MD1790005)

工作項目： 1. 投入wifi 11ax類比電路開發工作。 2. 投入10G Base-T及2.5G Base-T類比電路開發工作。 3. 投入Long Distance Ethernet類比電路開發工作。 4. 投入Giga automotive類比電路開發工作。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 2. 有 ADC/DAC/PLL經驗尤佳。電機工程學類,電子工程學類,通信學類

工作項目： 1.高速 PLL 與 Serdes 的類比電路開發工作。 應徵條件： 1. 碩士以上，研究題目為PLL或 Serdes相關領域者佳。

協助IC設計前後段流程。 4. 協助IC驗證流程。 應徵條件： 1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。 2.電機工程學類,電子工程學類,通信學類