Analog/RF IC layout

積體電路佈局設計 熟悉 Cadence tools, Hercules DRC/LVS, Calibre DRC/LVS 『具工作經驗者，薪資另議』電機工程學類,電子工程學類,資訊工程學類

1.熟Layout Edit Tool操作 2.熟Physical Verification Tool操作 3.具相關工作經驗者尤佳 4. 具 Digital Analog Memory IC Layout2. 熟悉Tool的運用 5. 可接受外派新竹縣市 6.APR ROUTING ※無經驗可，歡迎相關科系畢業生加入我們的行列※電機工程學類,電子工程學類,機械工程學類輕型機車,普通重機車

1.Frame layout design and generation. 2.Tapeout data preparation 3.Optical kerf and test mask layout. 4.Kerf layout library maintain. 『具工作經驗者，薪資另議』電子工程學類,電機工程學類,資訊工程學類

1.熟Layout Edit Tool操作 2.熟Physical Verification Tool操作 3.具相關工作經驗者尤佳 4. 具 Digital Analog Memory IC Layout2. 熟悉Tool的運用 5. 可接受外派新竹縣市 6.APR ROUTING ※公司福利優無經驗可，歡迎相關科系畢業生加入我們的行列※電機工程學類,電子工程學類,機械工程學類輕型機車,普通重機車

1.熟Layout Edit Tool操作 2.熟Physical Verification Tool操作 3.具相關工作經驗者尤佳 4. 具 Digital Analog Memory IC Layout2. 熟悉Tool的運用 5. 可接受外派新竹縣市 6.APR ROUTING ※無經驗可，歡迎相關科系畢業生加入我們的行列※電機工程學類,電子工程學類,機械工程學類輕型機車,普通重機車

工作項目：IC layout 應徵條件： 1. 學士以上; 電機工程、電信工程、電子工程、通訊工程等相關科系畢業為主。 2. 具3年以上 IC layout 或相關經驗者為佳。

工作項目： IC Fully Layout. 應徵條件： 1. 大學以上; 電機、電機與控制、電子等相關科系畢業為主。 2. 需會操作 Virtuoso XL/Mentor Calibre verification/Totem。 3. 具備 Fin-FET先進製程及 ESD、latch up、IR/EM相關知識。 4. 具 Mixed mode佈局相關經驗者尤佳。電機工程學類,電子工程學類

工作項目： 1.Responsible for physical design, including fully custom layout and Auto Placement and Routing. 2.Verification and specification achieved. 應徵條件： 1.大學以上；電機, 電機與控制, 資訊科學, 自動控制, 通訊工程, 電信, 資訊工程, 電子相關科系畢業為主。 2.具相關工作經驗者為佳。 (MD1710005、MD1810021)電機工程學類,電子工程學類,資訊工程學類

工作項目： 負責 Physical design(APR & IC Fully Layout)。 應徵條件： 1. 碩士以上; 電機、電子、電機與控制、自動控制、計算機、微電子相關科系畢業為主。 2. 對 IC Layout有興趣者為佳，具3-5年以上相關工作經驗者尤佳。電機工程學類,電子工程學類,通信學類

工作項目： 1. 先進製程標準元件庫電路佈局。 2. 先進製程記憶體電路佈局。 3. 客製化IP電路佈局與實現。 應徵條件： 1. 專科以上; 科系不拘。 2. 具5年以上下列相關經驗者為佳： (1) 熟悉 Virtuoso XL/Laker Layout editor使用。 (2) 具備 Physical verification(DRC LVS)驗證與修正能力，先進製程尤佳。

類比及射頻積體電路佈局工程師

工作項目: 1.使用 Cadence Allegro APD/SiP/MCM and Autocad進行封裝基板初步佈局設計 2.熟悉FCCSP/FCBGA/wBGA/QFN/QFP 封裝基板設計與流程 3.能與封裝工程師對封裝型態先期評估 4.評估完後，建立基本database 5.協調前端IC端PAD排列,協調後端PCB排Pin 6.能與封裝廠部門合作與溝通, 能在最短的時間設計出最佳化的PKG, 並順利的導入PKG量產 7.能初期基本判斷電性特性,與PKG 電信部門互相支援與解決問題. 應徵條件: 1.會使用 Cadence Allegro APD/SiP/MCM and Autocad進行封裝基板初步佈局設計 2.熟悉FCCSP/FCBGA/wBGA/QFN/QFP 封裝基板設計與流程 (MD18A0008)電機工程學類,電子工程學類,通信學類

1. UPS及PV-INVERTER 產品線路圖繪製和PCB佈局走線繪製規劃． 2. 配合硬體和機構前期的layout placement擺放評估． 3. 研發或生產中PCB存在的問題進行分析，改善．

電子線路佈線Layout電子工程學類,電機工程學類輕型機車,普通小型車,普通重機車

1.市場電子商品需求及趨勢資料收集分析，設計新品 2.設計符合市場需求，及國家政策規劃或國際情勢 如: 安全認證規章等之電子商品 3.依公司要求 提升現有設計、設計降低生產成本、提升產品可靠性等方向 4.與試產人員溝通，協助順利產出設計之電子產品，並於生產中指導確保零件組裝過程與設計相同 5.電路板開發、 產品電路設計、產品測試除錯 6.樣品製作實驗、樣品承認、製作作業指導書、繪製BOM圖面 7.線路規劃與設計 8.訊號量測與除錯 9.樣品驗證與分析 10.協助工廠解決生產上所遭遇的各種問題 11.協助確認電路板佈線之正確性 12.其他主管交辦事項電子工程學類,電機工程學類

1. Calibre DRC/LVS rule writing. 2. PERL or TCL language programming. 3. SKILL language programming. 4. Virtuoso / Laker editor usage. 5. Be familiar with the mask tape out procedure 『具工作經驗者，薪資另議』電機工程學類,電子工程學類,資訊工程學類

1.熟悉Altium Designer 軟體 2.進行PCB佈局和Layout工作，並生成PCB生產需要的文件 3.PCB Gerber 併板圖製作 4.PCB 製程訂定及相關問題處理 5.建立並維護元器件的封裝庫，協助電子圖檔和文件管理歸檔電子工程學類,電機工程學類普通小型車,普通重機車

1. 依產品的系統規格（如：資料傳輸介面協定、速度、面積），從事積體電路設計、修改、測試、改良、除錯等工作。 2. 產品多為以FPGA晶片為核心組成之SoC系統，主要開發系統中各種介面之IP，例如IDE、SATA、USB、SPI、RS232、DDR等。 3. 工作內容主要以Verilog撰寫，以FPGA執行。 具team work能力，可與其它程式設計師及硬體工程師溝通協調能力者。 工作方面較注重邏輯思考、應變能力、除錯能力。資訊科學學門,電算機學門,電子工程學類

1.負責電子電路的系統設計整合、軟硬體開發、通訊產品測試與應用 2.負責FPGA電路及電路邏輯系統的設計、管理、改良的技術者 3.負責電子電路相關的工程規劃、主導、協調專案的管理者 4.其他交辦事項電子工程學類,電機工程學類,通信學類