找工作

研究所以上電子、電機、資工相關系所組畢。 職缺需求： 1. Familiar with Verilog, Perl, synthesis flow and FPGA flow. 2. Familiar with HW/SW co-simulation flow. 3. Chip architecture, clock tree planning and low power design.

1. Work on 7nm~3nm design implementation, methodology, and sign-off 2. Perform synthesis, DFT, floorplan, clock planning, place and route, timing closure, ECO, IR signoff, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution

進行前瞻製程(28/16/7nm)客製化選項之學術自費晶片下線與客戶技術服務。 2. 建置與維護客製化選項之晶片設計與下線驗證環境。 3. 協助學術團隊與晶圓廠/封裝廠溝通需求與技術規格。 4.

1. Work on 3~7nm design implementation, methodology, and sign-off 2. Perform synthesis, DFT, floorplan, clock planning, place and route, timing closure, ECO, IR signoff, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution

職務內容： 1.USB/TBT/HDMI/DP/MIPI...etc 等高速介面規格制定 2.高速介面晶片產品之 晶片架構設計、韌體開發、晶片Silicon驗證 3.高速介面 FPGA 開發 and 驗證驗證

電源管理晶片架構與系統設計(手機/車用) 2. 低功耗設計技術開發 3.

晶片系統架構設計: CPU/Platform/IO interface，架構規劃 2.

2.規劃、設計與開發量產測試平台所需要之硬體，包含CP probe card, DUT board 與 FT load board等。

1.機械相關背景或具CNC經驗者佳 2.熟SolidWorks與AutoCAD 3.對產品設計和估價有興趣者

SoC設計平台與驗證環境相關工作規劃。 2. SoC設計平台開發維護與SoC驗證環境建置維護。 3. SoC設計驗證學界技術諮詢與協作服務。 4. SoC設計驗證相關中英文訓練課程教材編寫與授課。