找工作

1.Full customer IC layout. 2.DRC, LVS verification debug.. 3.Whole chip integration & tapeout flow.

積體電路佈局設計 熟悉 Cadence tools, Hercules DRC/LVS, Calibre DRC/LVS 『具工作經驗者，薪資另議』

1.Frame layout design and generation. 2.Tapeout data preparation 3.Optical kerf and test mask layout. 4.Kerf layout library maintain. 『具工作經驗者，薪資另議』

DRAM IC circuit design: 1. Digital logic, Mixed Signal design , Verilog,Hspice 2.

1. 負責研究、設計、模擬與驗證High Speed Receiver及其他PMU相關類比電路。有設計與量產經驗者佳。 2. 維護及改善既有的相關類比電路。 3. 負責相關技術文件的閱讀與撰寫。 4. 協助維護及改善電路。

DRAM數位邏輯電路設計 『具工作經驗者，薪資另議』

記憶體電路設計與電腦輔助程式開發

1.Frame layout design and generation. 2.Tapeout data preparation 3.Optical kerf and test mask layout. 4.Kerf layout library maintain. 『具工作經驗者，薪資另議』

IC, package and PCB model extraction & co-simulation for pre-silicon SI/PI/EMC analysis. 2.

制定合適的IC測試計劃，以降低量產測試成本提高良率。 5. 撰寫、修改以及維護晶片測試（CP）、最終測試（FT）等測試程式。 6. 驗證產品正確性與效能，並進行特性與電性的分析。