1. C # 程式語言相關工作 2. SQL資料庫程式設計語言相關工作 3. 機器學習. 深度學習相關演算法相關工作 4. PLC基本概念工程學門,電算機學門,數學統計學門

工作項目： DDR3/DDR4/LPDDR3/4 memory control數位電路設計。 應徵條件： 1. 碩士以上; 科系不拘。 2. 具1年以上 DDR memory control開發相關經驗者為佳。電機工程學類,電子工程學類,通信學類

工作項目： 負責SSD固態硬碟產品開發、驗證。 1.MLC (Multi-Level Cell) NAND Flash Algorithm、TLC (Triple-Level Cell) NAND Flash開發。 2.PCIe SSD controller數位IC設計、AES encoding/decoding 及ECC電路開發。 應徵條件： 1.大學以上，電機、電機與控制、通訊工程、電信、電子相關科系為主。 2.熟悉AES coding/decoding電路設計。 3.熟悉BCH ECC、LDPC ECC及NAND Flash specification。 4.具有SSD產品integration經驗。 5.具2年以上之SATA/PCIe SSD產品開發與驗證。電機工程學類,電子工程學類,通信學類

國立陽明交通大學電子所 徵電路設計專任工程師1名 一、職稱：電路設計工程師、專任研究助理 二、工作項目： (一) 晶片下線規劃 (二) 製程申請及管理 (三) 實驗室量測儀器管理 三、公告期間：自即日起至111年5月31日止。 四、僱用期間：僱用期限依計畫執行期程，視工作表現情況得以延長。 五、待遇：依本校計畫專任助理敘薪標準。大學畢業40,000元起，碩士畢業45,000元起，博士畢業60,000起，另有相關傑出專長及專業工作經歷者，薪資從優面議。 六、資格條件： (一) 學歷：電機、電子及資通訊相關領域已取得大學、碩士或博士學位者(應屆可，歡迎中年轉業)。 (二) 專長、相關證照或經歷：熟悉電路設計軟體，並願意學習晶片下線流程及製程相關知識，對以下主題有興趣者皆歡迎~ l 混合信號電路設計與佈局 l 數位電路設計 l EDA軟體開發 l 演算法開發 七、消極資格條件： (一) 非屬機關首長或計畫項下執行單位各級主管、計畫主持人、共同主持人及協同主持人之配偶及三親等以內血、姻親。 (二) 不具在學身分（在職專班除外，計畫另有規定者，依該計畫相關規定辦理）。 (三) 無性別平等教育法第27-1條不得聘任、任用、進用或運用之情形： 1. 有性侵害行為，或有情節重大之性騷擾或性霸凌行為。 2. 有性騷擾或性霸凌行為，非屬情節重大，而有必要予以解聘、免職、終止契約關係或終止運用關係，並經審酌案件情節，議決一年至四年不得聘任、任用、進用或運用。 八、工作時間：週一到週五 AM 9:00 ~ PM 6:00，依本校相關規定辦理。 九、工作地點：本校交大校區。 十、其他： (一) 加班：加班以補休為原則。 (二) 特別休假：依本校約用人員工作規則之規定。 十一、 應徵方式： 應徵者請備妥下列資料，並註明【應徵計畫工程師—○○○(姓名)】，於111年5月31日前Email至：cchuang@nycu.edu.tw 黃小姐收。 (一) 履歷：需含自傳、學經?、研究成果或著作目錄等。應屆畢業生請附上成績單。 (二) 最高學(經)歷證明。 (三) 可佐證工作能力之專長證照、英檢或證明文件影本。 ※合則約談，若資格不符或未獲錄取時，恕不退件或另行通知。 十二、 如經通知面試須切結確實無性別平等教育法第27-1條所訂不得聘任、任用、進用或運用之情事。 十三、 錄取人員應切結同意於在職期間內提供學校及主管教育行政機關辦理蒐集查詢、處理及利用個人資料，並同意法務部、警政機關及各級主管教育行政機關提供相關資訊。 十四、 洽詢：若有任何問題，請電洽(03)5712121 分機54129 黃小姐。 十五、 備註：正取至多1。本次徵選結果如無適當人員，得予從缺。電機工程學類,電子工程學類

1.數位影像處理 2.演算法開發與實作 3.電腦視覺演算法開發(影像辨識) 4.熟悉C和Verilog語言及IC設計流程資訊工程學類,電機工程學類,電子工程學類

TSMC為維護身心障礙者就業權益，特別規劃聘僱身障人才專區，歡迎領有身障手冊者加入TSMC的大家庭！ 1. Memory related circuit design 2. 3D IC testchip design 3. Research for in-memory & near memory computing design電機工程學類,電子工程學類,資訊工程學類

1. 半導體元件設計製作 2. 半導體元件測試與特性分析 3. 半導體材料良率分析 4. 半導體材料穩定度與可靠度驗證分析 5. 半導體測試程式開發 6. 半導體產業市場分析電子工程學類,電機工程學類,光電工程學類

1. Familiarity with Verilog/VHDL RTL coding and FPGA/CPLD design process is must. 2. Experienced in Altera/Xilinx/Lattice FPGA/CPLD and development/simulation tools. 3. Cooperated with HW/SW/FW teams to perform FPGA/CPLD design bring-up, debug, validation and maintenance. 4. Documented for the design specification, test plan and development issue history. 5. Knowledge in the various interface protocol such as I2C/SPI/LPC/UART/PCIe/DDR. 6. Understanding in the high speed design architecture and optimized the timing performance. 7. Implemented the new technology, algorithm and design concept in CPLD/FPGA 8. Experience for RTL synthesis、coding & simulation is plus. 9. Responsible for ASIC constraint validation with ASIC Vendor、coordinate project from end to end.工程學門,數學統計學門,電算機學門

• 負責尖端5G 無線前端高速傳輸、軟體定義無線電之設計、開發、整合 。 • 開發、整合、驗證嵌入式軟體及維護與偵錯，驅動尖端RF與 modem 硬體技術。 • 與不同團隊 (系統軟體、系統測試、通訊協定、電源管理、數位硬體、無線硬體等) 協同合作通信學類,資訊工程學類,電子工程學類

研究所以上電子、電機、資工相關系所組畢，熟悉或有興趣從事數位訊號處理(DSP)演算法，應用於Touch panel等領域。熟悉C/matlab，熟悉影像處理者尤佳，資深工程師需具三年以上工作經驗。電機工程學類,電子工程學類,資訊工程學類

研究所以上電子、電機、資工相關系所組畢。 職缺需求： 1. Familiar with Verilog, Perl, synthesis flow and FPGA flow. 2. Familiar with HW/SW co-simulation flow. 3. Chip architecture, clock tree planning and low power design.電子工程學類,電機工程學類,資訊工程學類

As a IC Design Engineer, you will design, implement and verify products that use FPGAs and/or ASICs. 1. Participate in the micro architecture and design partition within the FPGAs and/or ASICs and implement design blocks using Verilog. 2. Participate in all phases of FPGA/ASIC design Flow (Synthesis, Place & Route, and Timing Closure). 3. Work with SW/HW team members to bring-up and validate FPGAs and/or ASICs.電機工程學類,電子工程學類

1.毫米波雷達開發、系統電路設計 、高速信號處理線路設計 2.與PCB板廠溝通，進行試量產 3.利用Radar IC 開發相關應用電子工程學類,電機工程學類輕型機車,普通小型車

1.依客戶需求完成設計案件 2.協助設計案件debug 3.協助新測試機台測試載板開發 4.案件討論電機工程學類,電子工程學類TOEIC Bridge普通小型車

FPGA程式設計, 數位電路設計電子工程學類,電機工程學類

＊薪資係以本職缺需求條件初估，如您更優秀，薪資會更優。 1.ERC窗口助理(執行ERC check、紀錄ERC結果、測試HyperLynx DRC軟體…等等) 2.協助繪製電路 3.抄圖比對 4.資料整理(Length report、DCR report、PA File整理、channel map…等等) 5.PCB Layout整線、Tune線、文字整理電機工程學類,電子工程學類普通小型車

工作項目： 1.Electrical system ‘s component selection, circuit design、debug and production support for TWS earbud/hearing aid/wearable/IOT product. 2.Coordinate Cross function(ID/ME/AE/RF/SW) as system architecture in spec. define and issue solving. 3.Work with SOC team to develop new platform. 4.Technical support for product marketing/sales. 應徵條件： 1.Above Master’s degree in EE field 2.＞10 year Mobile EE system design experience and ＞ 3 year team management experience 3.Familiar with MCU/DSP/Memory/Power/Audio/Sensor/Charging/Battery/Peripheral block circuit design 4.Familiar with circuit & layout’s design and analytic tool（like Orcad, Allegro, Altium, PADS, Eagle ..etc) 5.Familiar with EMI/ESD/Acoustic certification and debug. 6.Good English conversation skill. 7.Familiar with module/SIP design process.

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2022年7月1日(五)至2022年8月31日(三)專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一、二廠區。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 熟悉相關tools(Astro, Encounter, IC Compiler)者。 b. 熟悉IC後段設計流程, 具相關 APR 經驗及有興趣者。 c. 對於開發及推廣Physical Design Flow有興趣者。 d. 具程式設計(TCL,Perl,C/C++)能力者佳。 e. 對通訊網路、聯網多媒體產品或實體設計有濃厚興趣者。電機工程學類,通信學類,電子工程學類

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 2. 賦予研究專題與實質任務。 3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 實習期間：於2022年7月1日(五)至2022年8月31日(三)專案實習與活動安排。 實習時間：週一至週五8:30-17:30，週休二日。 實習地點：瑞昱新竹一、二廠區。 招募對象： 大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。 b. 熟類比電路設計、信號處理相關領域或有興趣者。 c. 熟ADC、PLL相關領域或有興趣者。 d. 對通訊網路、聯網多媒體、多媒體、電腦週邊產品或電路設計有濃厚興趣者。電機工程學類,通信學類,電子工程學類

錄取後依考生學經歷、專長、個人特質賦予以下或多項工作： 1.微處理器 微控制器 為基礎之數位電路設計、測試與驗證。 2.處理器內核之晶片系統 ( 之數位電路設計、測試與驗證。 3.通訊介面硬體之設計、測試與 驗證，或及驅動韌體。 4.閘陣列數位介面 ( 之設計、測試與驗證。 5.類比介面之設計、測試與驗證。