英業達近年進攻各種邊緣 AI 運算應用領域，我們是英業達 AI 晶片設計研發團隊，具備多年 AI 與 Processor IC 設計經驗，現正積極投入類神經網路加速器 IP 研發，我們主要工作為應用 Verilog 與 Python，導入來自國際知名 GPU 公司的設計觀念，開發極具競爭力的 AI processor IP，建立完整的Hardware / Software Co-sim 的環境，所有軟硬體皆 in-house 獨立自主研發，2023 年推出已被數家台灣知名上市 IC 設計公司採用，市場需求踴躍，現正積極擴大招募新血，歡迎對 IC 設計、CPU 開發、NPU AI 加速器開發有熱誠的朋友加入!工程學門

1.開發RF前端模組的韌體解決方案。 2.RF IC評估、驗證、量測和導入設計。 3.協同硬體開發團隊review硬體架構和原理圖。 4.開發與維護自動化硬體驗證/量測的軟體。 5.分析硬體驗證結果並且反饋硬體開發團隊。 6.根據3GPP或是相關規範開發與設計RF前端產品韌體。 7.RF IC的calibration。 8.其他主管交辦事項。電機工程學類,電子工程學類,通信學類

職責內容說明: 01.系統/設備電路控制設計與電控配盤配線規劃。 02.系統/設備電路元件選用，電料BOM表的建立及管理。 03.設備電路圖繪製及修改(AutoCAD經驗者佳)。 04.新開發設備電路相關測試、修改。 05.協助電控相關作業之處理。 06.指導生產線電盤製造及設備電路佈局。 07.可配合國內外出差。 08.其他主管交辦事項。電機工程學類,電子工程學類

Job description - Support for repair and customer service - Upgrade and retrofit wafer transfer robots - Localization of Wafer Transfer Robot Parts Requirement - Requires KAWASAKI Wafer Transfer Robot repair skills or experience. - In order to obtain a Korean work visa, you must meet at least one of the following seven conditions. Academic background & Experience: 1. Master‘s degree or higher outside Korea (related major) 2. Bachelor‘s degree outside Korea (related major) + at least 1 year of related experience 3. Bachelor‘s degree outside Korea (not a related major) + at least 3 years of related experience 4. Bachelor‘s degree in Korea (related major) 5. Associate degree in Korea (related Major) 6. A associate degree outside Korea (not a related major) + at least 5 years of related experience 7. High school graduation + 5 years or more related experience *Related major: Electrical(engineering), Electronic(engineering), Mechanical, Robot, Semiconductor, etc *The related experience must be demonstrated through a career certificate. Pay Will pay the salary by KRW. Over KRW 2,800,000 per month.

研究所以上電子、電機、資工相關系所組畢。 職缺需求： 1. Familiar with Verilog, Perl, synthesis flow and FPGA flow. 2. Familiar with HW/SW co-simulation flow. 3. Chip architecture, clock tree planning and low power design.電子工程學類,電機工程學類,資訊工程學類

研究所以上電機、資訊、應數相關系所畢，有興趣從事觸控晶片韌體設計開發與演算法校調。熟悉C/C++，或熟悉SoC、嵌入式系統架構，具晶片韌體、演算法開發經驗者尤佳。 工作內容： 1. Develop and maintain touch firmware. 2. Develop and tuning touch algorithm. 3. 依任務需求配合國內外出差。電機工程學類,電子工程學類,資訊科學學門

研究所以上電子、電機、資工相關系所組畢，熟悉或有興趣從事數位訊號處理(DSP)演算法，應用於Touch panel等領域。熟悉C/matlab，熟悉影像處理者尤佳，資深工程師需具三年以上工作經驗。電機工程學類,電子工程學類,資訊工程學類

電子電路、微電腦電路設計研發。電腦軟韌體研發設計。 應用：光譜儀、化學分析儀器、半導體光電生產製造應用之分析量測儀器研發設計，電子∕微電腦電路、程式軟體研發設計電子工程學類,電機工程學類,通信學類

1. 進行射頻低雜訊放大器LNA電路架構評估 2. 進行射頻低雜訊放大器LNA電路模擬、設計及量測。 3. 臨時交辦事項。電機工程學類,電子工程學類,機械工程學類

1.評估國外機構晶片下線服務需求與服務辦法。 2.可配合協助國內外製程下線服務業務。 3.協助製程資料及矽智財申請。 4.協助提供國外當地學界晶片下線服務並提供基本支援。電子工程學類,電機工程學類,機械工程學類

職務類別：電機技師／工程師、電子工程師、EMC／電子安規工程師 學歷要求：學士(含)以上學歷畢 科系要求：不拘 語文條件：多益成績450分以上或具相關能力證明者(托福、雅思、全民英檢等)。 相關經驗：2年以上從事認證相關的事務或測試，熟電池系統或電力系統相關法規尤佳。 電腦技能/證照：Office 出差外派：需出差 工作內容：1.針對產品取證需求洽詢適合的認證公司。 2.針對送測的產品準備認證所需的文件及時程管理。 3.針對測試過程的問題解析及找求對策。 4.研讀相關法規並應用之。 5.產品相關認證報告審查。 6.主管交辦事項。 7.協助產品測試。 服務地點：五股 意者請至台塑企業人才招募網站https://hr.fpg.com.tw登錄履歷，合者約試，不合者恕不通知。TOEIC多益 (Brown220-465分)

1. 電子電路設計 設計及測試『精密光學儀器』之電子及控制電路，包括『類比、數位及微處理機╱微電腦』等不同型態、組合之電子電路。 2. 微電腦軔體(Firmware)／軟體設計 設計及測試『精密光學儀器』之『操作功能軟體』，包括驅動程式(Drivers)，I／O 控制，顯示器(LCD/LED, Graphical Display)，鍵盤、操作甚至數學模擬等。設計及撰寫程式 3. 新產品(Prototype)之製作組裝、測試。電子工程學類

1.數位電路設計、模擬與驗證 2.主管交辦事項電機工程學類,電子工程學類,資訊工程學類

1. 系統設計與整合組裝 2. 電子電路設計、試作與測試評估 3. 協助電路系統檢修、組裝與測試 4. 主管交辦事項電機工程學類,電子工程學類,資訊工程學類

1. 編寫MI流程，補償 & 排版。 2. 熟悉Polar阻抗及壓和結構設計 3. 熟 IGI -PARCAM軟件 • 4. 計算最佳板材利用率 5. 主管交辦事項

1. 海外業務規劃與駐點評估及維運主要窗口。 2. 監督與管理海外相關業務執行。 3. 建立海外學界、業界與政界的合作渠道，拓展IC設計人才培育業務與促成對台雙邊策略合作。 4. 協助招募赴台長期就讀、短期培訓以及海外當地培訓之學員。 5. 協助促成產學合作。 6. 計畫書與相關文件撰寫。 7. 其他主管交辦事項。電子工程學類,電機工程學類,資訊工程學類

1. 新製程開發/新設備/新材料評估導入 2. 製程良率改善/Cost Down專案/品質問題處理等 3. 新產品失效分析流程建立 4. 遠到者供宿工程學門,自然科學學門

1. 光積體電路相關製程及設計環境建置。 2. 光積體電路驗證環境建置。 3. 光電路晶片設計及驗證。 4. 光學測試。 5. 主管交辦業務。電子工程學類,電機工程學類,光電工程學類

1. 評估國外機構晶片下線服務作業與研擬相關服務辦法。 2. 協助國外學術團隊之NDA簽屬、製程資料及矽智財申請等相關作業。 3. 協助提供國外當地學界晶片下線服務並提供基本支援。 4. 配合協助國內下線服務業務。 5. 主管交辦業務。

Job Responsibilities • Work closely with circuit designers to complete the physical layout and its verification across different country. ‒ Receive a schematic from an Analog IC Designer and use a CAD tool to graphically design the layers of that schematic. ‒ Use problem solving & strong communication skills, , experience, and creativity to layout circuits that meet size, schedule, and performance specifications. • Run physical design verification tools to debug, improve, and verify layout blocks. Job Requirement • Bachelor’s degree in Computer Science, Electrical Engineering or related fields with 3~5 years layout experience. ‒ Including at 1~2 years in FINFET process node. 5nm/3nm is preferable. • Or 5+ years experience in IC layout design, especially ≥2 years in FINFET process node. 5nm/3nm is preferable. • Full-custom circuit layout/verification. Experience in one or more of the following area is preferable. ‒ Mixed signal/analog/high speed layout, e.g. SerDes, ADC/DAC, PLL, etc. • Familiar with Cadence Virtuoso environment and various industry physical verification tools (DRC,LVS, etc). ‒ Proficient at debugging/fixing LVS/DRC errors. • Experience with EMIR analysis, ESD, antenna and related layout solutions. • Must have strong communication skills and be a team player. • Ability to work independently & Collaborate with team members on continuous improvement opportunities in the flow, layout techniques, and design methodologies. • Each project can last from a couple months to a year and a half. • You will likely work on just one project in that time, but may be asked to switch to something else if priorities change. Your flexibility is appreciated. • Fluent in English is a plus.電算機學門,資訊科學學門,電機工程學類