IT工程師_南科

職務說明： 

1. Create formal verification test plan. 

2. Develop formal verification environment. 

3. Run formal verification and regression, debug failures and analyze coverage. 

4. Support other members in deploying formal verification. 

5. Survey new formal applications and develop related workflow. 

6. Enhance and maintain formal verification workflow. 

徵才條件： 

A. Key qualifications : 

1. Master‘s or above in Electrical Engineering, Computer Science. 

2. Familiar with standard verification concepts and workflow. 

3. Familiar with SystemVerilog and Verilog. 

4. Familiar with scripting languages (Perl, Python, etc.). 

5. Good communication skills. 

B. Preferred qualifications : 

1. Familiar with SystemVerilog Assertion (SVA). 

2. Familiar with formal verification methodology. 

3. Familiar with formal tools (JasperGold, VCFormal). 

4. Practical experience in formal verification, able to apply strategies to resolve issues during the verification process. 

5. Familiar with bus protocol concept (AMBA). 

6. Familiar with UVM methodology.

此角色需與多單位協作支援整體運作，適合能在制度與流程中溝通協調、為系統穩定提供支持的人。 

1. 應用系統開發 - 執行應用系統分析。  

2. 應用系統開發-系統上線  

- 執行應用系統規格文件之修訂。 

3.系統功能增修 執行應用系統增修與驗測 。  

4. 事故與問題 排除系統異常與診斷問題 。  

5.主管交辦

1.整合FAB智慧製造或功能組織單位數位開發需求, 進行專案評估、規劃管理以及專案落地後的效益追蹤展開 

2.專案進度與資源管理 

3.跨部門協調溝通與整合 

4.專案效益追蹤與展開 

5.數位賦能教育訓練與推廣

1.利用AI新技術導入、深度學習模型開發相關平台與解法，以提升營運效率。 

2.深度學習系統開發 

3.專案執行 

4.產學合作 

5.深度學習新技術開發與導入

1.依部門訂立之計劃，落實執行，達成目標，當責 GenAI 平台及應用專案開發，協助各部門增進效率，解決部門痛點，提昇公司長期競爭力 

2.GenAI 系統平台建置 

3.GenAI 應用專案開發 

4.日管維運、建立SOP、維持系統穩定 

5.持續精進強化專業技能，提升競爭力