設備保養工程師

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一經驗者佳： 

Verification for microprocessor designs. Desired skills and experience includes: 

1. Experience in processor design verification: test planning, testbench development, and documentation 

2. Knowledge of assembly language, C/C++ and/or SystemVerilog 

3. Knowledge of SVA or UVM methodology for block and top level verification 

4. Formal property checking/formal verification methodologies 

5. Proficiency in scripting languages such as Python/Perl

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過數位信號處理、數位通信系統相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對車用電子相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過影像或數位設計等相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對多媒體或電腦週邊相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過數位信號處理、數位通信系統相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對聯網多媒體相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一經驗者佳： 

Microprocessor design. Desired skills and experience includes: 

1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 

2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 

3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support.

1. PH產品維修檢測及協助提升作業品質。 

2. 客端案件處理、工程DOE及維修建議。 

3. 配合上機，確認相關參數設定或線上解決使用的問題。 

4. 撰寫維修驗證報告，蒐集所需資訊提供給客戶及公司內部。 

5. 配合假日排班值班，配合外派或出差。 

6. 無經驗可培訓。 

7.依工作需求可配合日、夜輪班優佳。

【2026年力積電人才預聘（暨）實習計畫】 

對半導體產業充滿興趣，想要開啟職涯冒險嗎？ 

＼歡迎加入我們的「預聘實習計畫」／ 

除了實際體驗工程師的工作以外， 

還有豐富的培訓課程、專案發表機會，讓你快速提升職場競爭力！ 

最重要的是～ 

表現優秀就有機會拿到「預聘offer」，讓你畢業即就業喔！ 

▎招募對象： 

電子／電機／光電／物理／材料／化學（工）／機械等理工系所－大三以上之在學學生 

▎職缺內容： 

✦ 實習內容：製程／設備／整合／研發工程師 

✦ 實習期間：學期實習（每週至少三天）；暑期實習（週一至週五） 

▎計畫時程： 

✦ 2026年4－6月學期實習 

－申請時間：即日起－2025／12 

－面談時間：2025／11－2026／01 

✦ 2026年7－8月暑期實習 

－申請時間：即日起－2026／03 

－面談時間：2026／02－2026／04 

▎計畫亮點： 

1. 實習月薪 NTD $35,000 ~ 40,000 

2. 「部門主管及HR導師制度」讓你快速融入力積電大家庭！ 

3. 「實務專案 & 多元課程」累積經驗和實力 

4. 畢業前優先獲得正職機會！（試用期滿發放獎金NTD $20,000 ） 

5. 可使用健身房、運動場、KTV室、員工餐廳等豐富設施 

6. 實習年資併入正式年資，晉升更有利 

▎報名方式： 

透過「1111人力銀行」或「官網」投遞履歷（搶先獲得面談機會～） 

https://wwwmgt/zh-tw/join/index/other?d_target=bottom-link-title 

2026年力積電預聘實習計畫！歡迎你的加入 ( ੭ ˙ᗜ˙ )੭ ٩꒰｡

1. 定期維護、保養生產設備機台，並進行故障排除、異常分析與追蹤處理。 

2. 規劃生產設備之操作順序，以便正確使用設備，進而提升生產效率。 

3. 進行設備改造、升級或開發，以便提升設備的生產力。 

4. 規劃有關設備空間的安排，並說明規劃的功效。 

5. 評估新設備之整體效能，並將通過評估的新設備導入產線。

1.負責廠區、建築的電器設備、管路配置。  

2.現場指揮與監督，相關工程之工程規劃。  

3.配合專案調派。 

4.負責工程專案相關事宜 

5.與業主溝通協調 

6.工程估算、管理 

7.工程進度及品質管理 

8.工程資料管控

1.負責廠區、建築的電器設備、管路配置。  

2.現場指揮與監督，相關工程之工程規劃。  

3.配合專案調派。 

4.負責工程專案相關事宜 

5.與業主溝通協調 

6.工程估算、管理 

7.工程進度及品質管理 

8.工程資料管控

1. 高科技廠房監視控制自動化系統設計整合 

2. 特殊氣體監控系統工程專案執行(GMS、GDS、FMCS) 

3. 氣體化學設備電控設計整合 

4. 工程專案執行、監工及管理

1. 高科技廠房監視控制自動化系統設計整合 

2. 特殊氣體監控系統工程專案執行(GMS、GDS、FMCS) 

3. 氣體化學設備電控設計整合 

4. 工程專案執行、監工及管理

工作項目： 

IQC、EQC、FQC、OQC、IPQC之執行。 

應徵條件： 

1. 高中以上; 科系不拘。 

2. 具 wafer、PKG、packing material QC相關經驗者為佳。

工作項目： 

Memory Compiler quality verification and support。 

應徵條件： 

1. 碩士以上; 電機、電子、資工相關科系畢業為主。 

2. Familiar with front-end & back-end model including verilog, liberty (nldm/ccs/lvf), dft, redhawk, lef, spice view。 

3. Familiar with physical verification flows including drc, erc, lvs, rc extraction。 

4. Familiar with Hspice, Spectre, Solido simulation tool & Virtuso, Laker layout tool。 

5. Familiar with Scripting language: Python/Verilog/TCL/Shell/Makefile/C。 

6. 具以下條件者佳： 

(1) 熟悉SRAM操作原理及bit cell特性。 

(2) 從事SRAM錯誤分析及良率改善。 

(3) 具矽智財合約管理經驗。

工作項目： 

1. ATE測試設備操作及維修 

2. 四班二輪(日/夜) 

應徵條件： 

1.學士以上，電機、電機與控制、自動控制、通訊工程、電信、資訊工程、電子相關科系畢業為主 

2.具2年以上CP/FT ATE測試設備操作及維修經驗，孰悉Tester(uFLEX & J750系列、Chroma 

C3680/C3380P、V50/S100、V93000)、Handler(Epson、RT480、HT-1028C)、Prober(TSK系列) 

者尤佳 

3.具產品測試良率提升與問題分析改善相關經驗者尤佳

1. Work with analog design team for USB/PCIE/SATA quality 

2. Responsible for front-end design IP verification and debugging.  

3. projects coordination and management.

• Working with design, and architecture teams to define power targets. 

• Identifying opportunities for power optimization in existing design, and new power saving features, 

• Defining power optimization solutions.

工作項目： 

1. SSD firmware design, customization and customer support.  

2. PCIe/NVMe/SATA SSD system-level firmware integration & design. 

3. Identify compatibility issues and validate solutions. 

應徵條件： 

1. SSD related product. 

2. Good C/C++ programming and debugging skills.

工作項目： 

負責數位電路自動繞線工作(P&R, Netlist2GDS)，包含 IR-Drop, DRC/LVS, SI, Timing Sign-off等。 

應徵條件： 

1. 碩士以上; 電機工程、電子工程，電信工程、電控工程、資訊工程、資訊科學、通訊工程等相關科系畢業為主。 

2. 熟悉 Synopsys ICC2/PrimeTime, Cadence Innovus/Tempus, Redhawk, Calibre DRC/LVS, TCL/python/Perl。

工作項目： 

1. 先進製程標準元件庫電路佈局。 

2. 先進製程記憶體電路佈局。 

3. 客製化IP電路佈局與實現。 

4. Fully Layout environment、flow and utility build-up.  

5. In-house PDK development. 

應徵條件： 

1. 大學或專科以上；科系不拘，電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 

2. 具5年以上下列相關經驗者為佳： 

(1) 熟悉 Virtuoso XL/Laker Layout editor使用。 

(2) 具備 Physical verification(DRC LVS)驗證與修正能力，先進製程尤佳。