RF IC design engineer

8+ years experiences in IC Advance Package Design such as 3DIC Development, ASIC (APR) design, flow development, and EDA enablement KEY RESPONSIBILITIES:  

1. Contribute to the development and enhancement of design methodologies for 2.5D and 3D IC advanced package design.  

2. Lead the development of new design and signoff flows for physical, electrical, and thermal quality assurance.  

3. Support package design teams in defining a tool roadmap for advanced package design.  

4. Contribute to interposer designs, advanced package designs, and test vehicles for the product design roadmap and feasibility.  

5. Represent the Package design team in customer engagements for advanced package designs.

Co-work with algorithm, digital/analog design, firmware, AI tool teams. 

0+ ~ 10+ Years Experience in: 

Agentic AI Workflow/Tool Evaluation/Deployment 

Data Center & High-Speed SerDes Design Verification Plan & Project Execution 

Automotive Design Verification Plan & Project Execution 

5G/6G Wireless Communication Design Verification Plan & Project Execution 

Satellite/NTN Communication Design Verification Plan & Project Execution 

Processor Platform/Peripherals Design Verification Plan & Project Execution 

Subsystem / System Level Design Verification Plan & Project Execution

1. High Speed digital design implementation 

2. Integration from RTL to gate level, including flow QC, timing closure and issue analysis & solving 

3. Signoff on design with mixed-signal interface 

4. Design methodology and integration flow improvement

1. 進行射頻系統性能驗證工作，確保測試結果符合測試規範需求。 

2. 與演算法部門合作開發與射頻相關的技術。 

3. 使用DPD與ET技術改善PA的線性度與效率。

我們正在招募一位熟悉生成式AI技術且擅長前端數位設計的工程師。本職缺專注於運用前沿商業或開源 LLM，於RTL設計、RTL優化、simulation testbench生成、formal testbench 生成等數位設計流程，開發提升設計自動化與效率之 AI 演算法。您將與RTL設計工程師、DV驗證工程師與AI專家合作，共同推動數位設計智能化。另外, 您也會研讀期刊,開發並評估效果, 並撰寫技術文件,專利或paper投稿.

1. AI處理器和相對應周邊IP/系統驗證環境開發 

2. 從IP到系統的功能驗證和自動化環境 

3. 開發低耗電和效能的測試 

4. post-sillicon除錯 

5. emulator 環境建立

1.APR physical design, including floorplan, power plan, physical synthesis, clock tree, routing, DRC/LVS to tapeout 

2.APR physical design methodology/flow development & automation

1.熟悉計算機架構與作業系統，具備Linux/Android系統相關知識者尤佳。 

2.熟悉Python、C/C++。 

3.具備系統效能分析或低功耗系統開發經驗者佳。 

4.喜愛電腦/手機遊戲，對於遊玩體驗最佳化有高度興趣，樂於接受挑戰，具備自我驅動力及責任感，並勇於學習不同領域的知識。 

5.具備良好的溝通技巧，能夠清晰地表達技術概念和設計方案，並能在各團隊間有效合作。

1. 優化相機、影音播放與編輯等多媒體架構，最大化系統效能與使用者體驗。 

2. 分析 SoC 效能瓶頸並執行系統調優，提出軟硬體架構優化策略。 

3. 建立 SoC 異質運算（CPU/GPU/ISP/NPU）系統模型，探索並驗證最佳化方案。 

4. 提供效能分析報告，向決策團隊提出技術發展與架構演進方向。

1. 針對各類 benchmark 進行分析，辨識性能瓶頸、功耗瓶頸，並評估熱管理機制之影響。 

2. 建置並實作 benchmark 之系統模型，以評估 SoC 最佳化之可行性與潛在效益。 

3. 持續追蹤不同平台 benchmark 之最新進展，聚焦於系統層級之改善方向與策略。 

4. 彙整分析與建模結果，提出具可落地性之系統/SoC 最佳化建議，並與跨部門團隊協作推進改善與成效驗證。

無線網通晶片設計/整合/驗證

1. CPU system design and performance analysis 

2. System bus architecture and integration 

3. IP and system verification

1. 開發高速介面IP與子系統, 包含PCIe/USB/MIPI/DisplayPort/HDMI/CSI 等等  

2. 開發Security, Fusa 等功能於PCIe/USB/MIPI/DisplayPort/HDMI/CSI 等等IP系統

軟體：HSI（USB、PCIE、MIPI、UFS、DP、HDMI等）系統軟體（Driver／FW）－設計與驗證 

硬體：HSI（USB、PCIE、MIPI、UFS、DP、HDMI等）系統硬體（PCB／PHY）－設計、驗證及PPA分析

1. ARM CPU subsystem platform design & integration 

2. CPU post-silicon issue resolving

1. SoC 上的 MEMSYS 架構設計與 RTL 實現 

2. SoC MEMSYS 平台設計（高速、高效率、低功耗、測試） 

3. SoC MEMSYS IP 整合（前端 RTL 和設計約束整合、設計流程品質控制、實體時序分析、專案整合任務協調）

1. SoC平台記憶體(Memory)系統驗證 

2. Memory驗證包含Pre-silicon與Post-silicon階段之功能測試、電性量測與系統穩定度驗證 

3. Memory驗證工作與SoC設計、PHY設計、SI/PI團隊及軟體團隊密切合作，確保記憶體子系統於量產前達到最佳效能與穩定性

1. Clock架構與RTL設計  

2. SOC IOMUX架構與RTL設計  

3. SoC Floorplan架構規劃  

4. 旗艦智慧型手機晶片整合  

5. 車用系統晶片整合

1. 針對不同產品（智慧型手機/汽車/...）進行互連IP/Fabric IP/系統級快取IP/相關匯流排子系統設計 

2. 與設計驗證團隊合作，確保功能性 

3. 與效能驗證團隊合作，確保滿足效能要求（頻寬/延遲） 

4. 執行IP設計品質控制流程（lint、CDC、Spyglass DFT、UPF等） 

5. 執行RTL前端流程（SDC品質檢查、時脈約束檢查等）

人工智慧處理器系統架構及RTL設計。 系統架構設計包含效能、功耗、頻寬、以及面積分析。並須負擔RTL開發與部分整合工作。