運算系統架構工程師 (Benchmark 最佳化)

1. 分析AI應用業務落地需求，與相關部門和用戶溝通，了解系統需求和功能 

2. 分析和解決系統運行中的問題，找出系統瓶頸 (包含模型推理及應用pipeline) 

3. 持續改進系統性能，提出優化建議和實施方案 

4. 與其他工程部門充分溝通，共同找出可行優化方案

1. 旗艦智慧型手機晶片整合  

2. 車用系統晶片整合  

3. 晶片整合流程與自動化程式設計 

4. Timing收斂與分析  

5. SoC Floorplan架構設計  

6. SoC Clock架構設計

1. Architecture design and RTL implementation of SOC platform.  

2. SoC system performance analysis

1. AI處理器, DSP, 和相對應的周邊IP驗證環境開發 

2. 從module到IP的功能驗證及自動化環境 

3. Formal技術探討及實作 

4. 設計測試pattern以對低耗電及效能做分析 

5. Post-silicon 除錯 及 耗電/效能correlation

Machine Learning - Architect/Researcher/Engineer - Accelerator, Deployment and Infrastructure 

[Overview] 

MediaTek HQ is looking for Machine Learning Architect, Researcher, or Engineer who is passionate about System Platform, Software Engineering, and Applied Machine Learning (including Deep Learning and AI). This position is within MediaTek’s AI Group. 

This R&D role offers a dynamic environment, hands-on learning, and a unique opportunity to develop both Infrastructures and Accelerators for state-of-the-art (SOTA) machine learning, as well as to build applications utilizing SOTA machine learning techniques. 

You will join a team devoted to developing and deploying cutting-edge machine learning and deep learning algorithms, optimized for MediaTek’s NPU—and, conversely, optimizing our NPU for advanced ML/DL workloads.

CPU Physical Implementation Engineer 

Responsible for physical design and development activities of MediaTek’s Ghz ARM/Imagination-based graphics processors, AI processors and neural network DS. 

Involve in activities encompass physical design and analysis of complex and timing-critical graphics processor AI processors and neural network DSP. 

Technical disciplines include Physical Implementation (floor-planning, place and route, RC extraction, timing and power optimization) & signoff (DRC, LVS, STA, PI).

1.Propose design verification plan and do the execution based on IP and system HW architecture/application 

2.Develop design verification environment 

3.Develop required verification methodology and adopt into project

1. CPU system design and performance analysis  

2. AMBA System bus architecture and integration  

3. IP and system design and verification

• Perform 5G/B5G/6G/NTN baseband algorithm designs, including (but not limited to) system analysis, beamforming mechanisms, calibration methodologies, RF exposure control, etc. 

• Perform ML/AI algorithm investigations and seek potential applications for system performance optimization. 

• Be able to guide junior engineers if applying for technical manager. 

• Be able to coordinate multi-site operations and attend meetings across time zones (nice-to-have)

1. 先進SoC晶片設計整合  

2. 先進製程 IC 設計實現與技術開發  

3. 關鍵 IP RTL-2-GDS 技術開發

1. AI 處理器系統架構/微架構設計  

2. AI 處理器系統 BUS 與 memory, power/clock/reset 控制電路及其周邊相關電路設計  

3. 車用安全性相關設計

1. 優化數位 IC 設計 BE 流程與方法 

2. 執行與管理數位 IC 設計 BE 相關任務 

(2.a) Physical aware synthesis, DFT-SCAN, DFT-MBIST insertion 

(2.b) STA timing analysis 與 fixing 

(2.c) Netlist level QC，例如 CLP 

3. 與 FE RTL designer 及 PD APR 團隊密切合作，針對 PPA（Performance, Power, Area）進行 design 及 clock structure 的優化 

4. 將依應徵者的年資與專業經驗，提供不同的職級

設計以資料中心和人工智慧產品為導向的高速Serdes連接PHY架構。該職位的主要職責是為世界級客戶設計並交付ASIC產品。您將參與打造低功耗、高性價比且高速的Serdes PHY設計。您將有機會拓展視野，與來自多個國家的同事合作。此職位所需的專業知識包括數位通訊設計（均衡器、有限脈衝響應濾波器）、類比設計（鎖相環、類比數位轉換器、校準）和系統單晶片（SoC）設計（微控制器、匯流排協定）。

1. 使用模擬工具分析汽車SoC的性能、功耗和熱管理指標。 

2. 改進模擬模型，識別並針對SoC最佳化領域。 

3. 實施策略，提升車載SoC的性能和效率。 

4. 自動化評估流程，實現持續的SoC最佳化。 

5. 跟進汽車SoC設計的最新進展，專注於系統層面的改進。

• 領導並參與6G無線通信技術的前沿研究工作。 

• 為國際標準組織（如3GPP）制定和完善技術提案。 

• 分析新興趨勢，並將前沿概念（如人工智慧、能源效率、衛星通信）納入研究議程。 

• 與跨領域團隊合作，評估技術的可行性及其與全球標準的契合度。 

• 透過參與全球聯盟、產業論壇及標準化委員會，推動生態系統的互動與參與。 

• 指導初級工程師標準化流程及技術寫作。

1. 智慧型手機, 車用晶片, 個人/伺服器主機記憶體系統 (記憶體排程控制器, 共享系統快取) 及資料傳輸介面架構設計 

2. 專注於運算單元 (CPU/GPU/NPU/DSP等) 與記憶體系統互動關係之系統軟硬體行為分析及最佳化 

3. 記憶體系統效能/能耗模型建立及競爭分析

1.優化運算系統架構，包括數據處理、任務調度和資源管理等應用，以提升系統效能和用戶體驗。 

2.設計、開發和探索基於對系統profiling的系統級性能/功耗/熱效應的行為模型，確保系統在不同工作負載下的穩定性和效率。 

3.分析和建立系統(包含處理器, cache, memory, package, power delivery network)的功耗和熱效應模型，並提出優化建議。 

4.與軟硬體工程師協作，整合運算處理技術，並進行性能最佳化。

• 負責次世代 AI 伺服器系統的架構探索與效能分析，以定義具備市場競爭力的最佳解決方案。 

• 深入分析大型語言模型 (LLM) 等關鍵 AI 工作負載，精準識別並定位系統效能瓶頸。 

• 開發並維護系統級效能模型 ，用以模擬各種 AI 加速器、記憶體與互連拓撲組合。 

• 與系統架構師緊密合作，提出基於模擬數據的量化分析報告，以驅動關鍵架構決策。

專注於新產品導入 (NPI)、良率提升和測試時間縮短。 擅長跨職能團隊協作和流程改進，涵蓋從晶圓分選到最終測試的各個環節。

1. Familiar with HSIO spec (PCIE, USB, UFS, DP, ...etc) and system usage scenario 

2. Familiar with Windows and Android OS 

3. Experienced with PC south bridge design 

4. Experienced with PC USB host chipset design