運算系統架構工程師 (行動裝置電池使用最佳化)

1. AI處理器和相對應周邊IP/系統驗證環境開發 

2. 從IP到系統的功能驗證和自動化環境 

3. 開發低耗電和效能的測試 

4. post-sillicon除錯 

5. emulator 環境建立

1.APR physical design, including floorplan, power plan, physical synthesis, clock tree, routing, DRC/LVS to tapeout 

2.APR physical design methodology/flow development & automation

1. 運算架構開發研究與競爭分析 

2. 系統單晶片的軟硬體行為之 效能/功耗 分析與最佳化 

3. CPU/GPU/NPU系統模型設計與開發

1. 優化相機、影音播放與編輯等多媒體架構，最大化系統效能與使用者體驗。 

2. 分析 SoC 效能瓶頸並執行系統調優，提出軟硬體架構優化策略。 

3. 建立 SoC 異質運算（CPU/GPU/ISP/NPU）系統模型，探索並驗證最佳化方案。 

4. 提供效能分析報告，向決策團隊提出技術發展與架構演進方向。

1. 針對各類 benchmark 進行分析，辨識性能瓶頸、功耗瓶頸，並評估熱管理機制之影響。 

2. 建置並實作 benchmark 之系統模型，以評估 SoC 最佳化之可行性與潛在效益。 

3. 持續追蹤不同平台 benchmark 之最新進展，聚焦於系統層級之改善方向與策略。 

4. 彙整分析與建模結果，提出具可落地性之系統/SoC 最佳化建議，並與跨部門團隊協作推進改善與成效驗證。

無線網通晶片設計/整合/驗證

1. CPU system design and performance analysis 

2. System bus architecture and integration 

3. IP and system verification

1. 開發高速介面IP與子系統, 包含PCIe/USB/MIPI/DisplayPort/HDMI/CSI 等等  

2. 開發Security, Fusa 等功能於PCIe/USB/MIPI/DisplayPort/HDMI/CSI 等等IP系統

軟體：HSI（USB、PCIE、MIPI、UFS、DP、HDMI等）系統軟體（Driver／FW）－設計與驗證 

硬體：HSI（USB、PCIE、MIPI、UFS、DP、HDMI等）系統硬體（PCB／PHY）－設計、驗證及PPA分析

1. ARM CPU subsystem platform design & integration 

2. CPU post-silicon issue resolving

1. SoC 上的 MEMSYS 架構設計與 RTL 實現 

2. SoC MEMSYS 平台設計（高速、高效率、低功耗、測試） 

3. SoC MEMSYS IP 整合（前端 RTL 和設計約束整合、設計流程品質控制、實體時序分析、專案整合任務協調）

1. SoC平台記憶體(Memory)系統驗證 

2. Memory驗證包含Pre-silicon與Post-silicon階段之功能測試、電性量測與系統穩定度驗證 

3. Memory驗證工作與SoC設計、PHY設計、SI/PI團隊及軟體團隊密切合作，確保記憶體子系統於量產前達到最佳效能與穩定性

1. Clock架構與RTL設計  

2. SOC IOMUX架構與RTL設計  

3. SoC Floorplan架構規劃  

4. 旗艦智慧型手機晶片整合  

5. 車用系統晶片整合

1. 針對不同產品（智慧型手機/汽車/...）進行互連IP/Fabric IP/系統級快取IP/相關匯流排子系統設計 

2. 與設計驗證團隊合作，確保功能性 

3. 與效能驗證團隊合作，確保滿足效能要求（頻寬/延遲） 

4. 執行IP設計品質控制流程（lint、CDC、Spyglass DFT、UPF等） 

5. 執行RTL前端流程（SDC品質檢查、時脈約束檢查等）

人工智慧處理器系統架構及RTL設計。 系統架構設計包含效能、功耗、頻寬、以及面積分析。並須負擔RTL開發與部分整合工作。

1. 分析AI應用業務落地需求，與相關部門和用戶溝通，了解系統需求和功能 

2. 分析和解決系統運行中的問題，找出系統瓶頸 (包含模型推理及應用pipeline) 

3. 持續改進系統性能，提出優化建議和實施方案 

4. 與其他工程部門充分溝通，共同找出可行優化方案

1. 旗艦智慧型手機晶片整合  

2. 車用系統晶片整合  

3. 晶片整合流程與自動化程式設計 

4. Timing收斂與分析  

5. SoC Floorplan架構設計  

6. SoC Clock架構設計

1. Architecture design and RTL implementation of SOC platform.  

2. SoC system performance analysis

1. AI處理器, DSP, 和相對應的周邊IP驗證環境開發 

2. 從module到IP的功能驗證及自動化環境 

3. Formal技術探討及實作 

4. 設計測試pattern以對低耗電及效能做分析 

5. Post-silicon 除錯 及 耗電/效能correlation

Machine Learning - Architect/Researcher/Engineer - Accelerator, Deployment and Infrastructure 

[Overview] 

MediaTek HQ is looking for Machine Learning Architect, Researcher, or Engineer who is passionate about System Platform, Software Engineering, and Applied Machine Learning (including Deep Learning and AI). This position is within MediaTek’s AI Group. 

This R&D role offers a dynamic environment, hands-on learning, and a unique opportunity to develop both Infrastructures and Accelerators for state-of-the-art (SOTA) machine learning, as well as to build applications utilizing SOTA machine learning techniques. 

You will join a team devoted to developing and deploying cutting-edge machine learning and deep learning algorithms, optimized for MediaTek’s NPU—and, conversely, optimizing our NPU for advanced ML/DL workloads.