
此職缺的所有相似工作:
(共86筆)
微處理器設計資深工程師/專案副理R1
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合徵才條件:
1. 碩士以上電機資訊相關科系畢
2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow
3. 熟悉 Computer Architecture
4. 有下列經驗者更佳:
(1)Microprocessor或DSP相關硬體設計
(2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計
要求條件
- ● 電機工程學類,電子工程學類,資訊工程學類 相關科系
CPU數位IC驗證資深工程師/專案副理
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合Verification for microprocessor designs. Desired skills and experience includes:
1. Experience in processor design verification: test planning, testbench development, and documentation
2. Knowledge of assembly language, C/C++ and/or SystemVerilog
3. Knowledge of SVA or UVM methodology for block and top level verification
4. Formal property checking/formal verification methodologies
5. Proficiency in scripting languages such as Python/Perl
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
CPU數位IC設計資深工程師/專案副理
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合Microprocessor design. Desired skills and experience includes:
1. Knowledge of DSP, microprocessor and computer architecture fundamentals.
2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately.
3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support.
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
Power Analysis and Optimization Engineer
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合• Working with design, and architecture teams to define power targets.
• Identifying opportunities for power optimization in existing design, and new power saving features,
• Defining power optimization solutions.
光通訊軟韌體開發工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. 光通訊的產品開發實務經驗。(100G QSFP or 400G QSFP-DD)
2. 光通訊模組(Optical Transceiver)的 firmware開發,熟悉 SFF-8636/CMIS規範。
3. 熟悉 MCU (RISC-V or ARM) 控制 and BSP porting。
4. 熟悉 I2C and SPI Driver。
應徵條件:
1. 碩士以上; 資工、資科、電信、通訊等相關科系畢業為主。
2. 良好的 C/C++程式撰寫能力和 Debug能力。
3. 熟悉 Embbeded System tool chain開發工具。
4. 熟悉 Realtime OS 或 Linux作業系統相關知識。
5. 具備良好溝通邏輯能力、獨立思考能力和團隊合作能力,工作配合度高。
6. 具邏輯分析儀和 JTAG ICE使用經驗。
7. 熟悉 Linux Device Driver Programming者尤佳。
8. 熟悉 TCP/IP網路協定者尤佳。
要求條件
- ● 通信學類,資訊工程學類 相關科系
高效能運算(HPC)處理器軟體工程師T1
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. Software and utility development for ARM Architecture based Complex CPU Subsystem Platform
2. CPU function validation and testing software development
3. CPU post-silicon issue analysis, debug & resolving
應徵條件:
1. 碩士以上; 資訊工程、資訊科學、電機工程、電子工程等相關科系畢業。
2. 熟悉 ARMv7/v8/v9-A CPU 架構,有 ARM Cortex-A CPU system software 經驗尤佳。
3. 熟悉以下經驗者:
(a) CPU 之系統程式或工具開發。
(b) CPU/OS之 debug 及問題分析。
(c) CPU post-silicon issue analysis, debug & resolving。
(d) 具備 Verilog RTL 及相關工具軟體開發經驗。
4. 積極負責、溝通協調能力強、勇於迎接挑戰,對於 High-Performance CPU Technology 有興趣者。
要求條件
- ● 電機工程學類,電子工程學類,資訊工程學類 相關科系
IC Layout工程師CT1
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. 先進製程標準元件庫電路佈局。
2. 先進製程記憶體電路佈局。
3. 客製化IP電路佈局與實現。
4. Fully Layout environment、flow and utility build-up.
5. In-house PDK development.
應徵條件:
1. 大學或專科以上;科系不拘,電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。
2. 具5年以上下列相關經驗者為佳:
(1) 熟悉 Virtuoso XL/Laker Layout editor使用。
(2) 具備 Physical verification(DRC LVS)驗證與修正能力,先進製程尤佳。
Ethernet Switch硬體系統資深工程師(PAM4 Serdes)
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
200G/400G/800G Ethernet Switch硬體系統設計。
應徵條件:
1. 學士以上; 電機、電信、電控、電子、資訊、通訊等相關科系畢業為主。
1. 具5年以上高速 Ethernet Switch(200G/400G/800G/PAM4)硬體系統設計開發驗證經驗。
2. 熟悉高速訊號系統 NRZ與 PAM4 Serdes量測或模擬,與 compliance驗證流程之實務經驗。
3. 具制定與執行高速介面 NRZ/PAM4 serdes test plan之能力。
4. 具備機架式產品或伺服器/資料中心 module產品經驗尤佳。
5. 具備各種高速 Serdes介面,如 PCIE4.0/5.0/6.0、USB3.1/4.0之產品實作測試經驗尤佳。
6. 具備理解 IC內部不同介面運作原理、debug或參數調整能力尤佳。
7. 具備理解 PAM4 DSP架構運作原理與處理實務之能力尤佳。
8. 熟悉 OrCAD、PowerPCB/Allegro Layout。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
數位IC設計工程師M2
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
DDR3/DDR4/LPDDR3/4 memory control數位電路設計。
應徵條件:
1. 碩士以上。
2. 具1年以上 DDR memory control開發相關經驗者為佳。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
WiFi 7系統設計工程師C2
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. WiFi 7 GMAC IP開發.
2. WiFi 7 Data CPU and GMAC IP data path offload Design spec.
3. 開發 WLNIC GMAC以及 Host端 NE/PE電路去新增 Wlan datapath的相關控制 module (e.g. 處理 RX re-ordering module)以達到讓 WiFi & NE可以高度整合,做 datapath上的 direct forwarding.
應徵條件:
1. 碩士以上; 電機工程、電信工程、資訊工程相關科系畢業為主。
2. 具2年以上下列工作經驗者為佳:
2.1 Familiar with HW/SW ARCH of GMAC/NE/Switch IP.
2.2 Familiar with create new design specification for GMAC/NE/Switch IP.
2.3 Familiar with FPGA verification and debug.
要求條件
- ● 電機工程學類,電子工程學類,資訊工程學類 相關科系
Ethernet數位IC設計工程師C1
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
10G Server NIC MAC開發與驗證、後段整合,如:
1. Digital IC design.
2. Chip Integration.
3. FPGA verification.
應徵條件:
1. 碩士以上; 電機工程、電信工程、電子工程、通訊工程相關科系畢業為主。
2. 熟悉 Verilog, DCG, VCS, PrimeTime, Spyglass.
3. 精通英文。
4. 具相關經驗者為佳。
要求條件
- ● 資訊工程學類,電子工程學類,電機工程學類 相關科系
100G Ethernet Switch硬體系統設計工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
Ethernet Switch硬體系統設計。
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。
2. 熟悉 OrCAD, PowerPCB.
3. 具2年以上 10G/40G/100G Ethernet Switch硬體系統設計相關經驗者為佳。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
RF系統設計工程師R2
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. RF系統驗證/模擬。
2. HFSS模擬。
3. Serdes系統驗證/模擬。
4. Jitter Budget分析。
5. RF System Algorithm & Calibration開發。
6. 自動化程式開發。
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。
2. 熟悉 C, matlab, ADS, HFSS, SystemVue.
3. 熟悉 scope, specturm, signal generator.
4. 具1年以上下列相關經驗者為佳。
(1) 熟悉 RFIC驗證流程。
(2) 孰悉 RFIC架構。
(3) 具備 RF儀器使用知識。(spectrum/VSA/signal generator)
(4) 具通訊系統概念。
(5) 具高頻訊號設計概念。
(6) 有 HFSS/ADS/systemVue使用經驗。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
Switch系統設計工程師C1
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. GbE Switch product line for Switch/Broadband project.
2. 10G/5G/2.5G/1G PHY驗證。
應徵條件:
1. 大學以上;電機、電機與控制、自動控制、通訊工程、電信、電子相關科系畢業為主。
2. 具2年以上相關工作經驗者為佳。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
無線通訊系統設計工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
WLAN/LTE通訊系統設計、IC設計、系統驗證、客戶端問題追查
(WLAN/LTE PHY-related Algorithm, System Design and Verification)
應徵條件:
1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、通訊工程相關科系畢業為主
2. 具備2年以上通訊系統設計或IC設計相關經驗者為佳。
(MD1840048)(MD1440012)
要求條件
- ● 電機工程學類,電子工程學類,資訊工程學類 相關科系
WLAN RF系統整合工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合1.大學以上電機、電信相關科系畢業
2.工作項目:Wireless Lan demo board design, system integration and verification, auto-testing programming
封裝SI/PI/EMI工程師
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. 負責封裝 SI/PI模擬,並協助優化封裝設計。
2. 負責封裝前期規劃,找出前瞻性封裝設計。
3. 負責 SI/PI Debug與量測等相關實驗。
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、動力機械、自動控制、通訊工程等相關科系畢業為主。
2. 具 FCBGA/wBGA/QFN/QFP等相關封裝SIPI設計經驗。
3. 熟悉封裝 EM Simulation方法。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
WiFi系統設計工程師C4
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
Wlan NIC驗證/量產/客戶問題解決。
應徵條件:
1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、通訊工程等相關科系畢業為主。
2. 熟悉 Embedded System, ARM/MIPS CPU, Linux, C, Script, Makefile, and etc.
3. 熟悉 LA, Scope, CatC, and etc.
4. 具5年以上經驗, 從事下列主要工作內容者為佳:
(1) PCIe/USB/SDIO MAC Protocol Analysis and PHY/PCB debug.
(2) WiFi debug and Cowork with other department.
(3) Customer Issue Analysis and Debug.
(4) IC Mass Production Test Plan including CP/FT.
(5) RMA IC Analysis and FA(Failure Analysis).
(6) 另具以下條件者(多項尤佳) :
a.) IC開發經驗。
b.) Familiar with PCIe/USB/SDIO interface spec and debug.
c.) Familiar with WiFi Knowledge and Debug.
d.) PCB Schematic and Layout.
e.) C Programming.
f.) Network protocol & concept.
g.) 個性好相處,能融入團隊。
要求條件
- ● 電機工程學類,電子工程學類,通信學類 相關科系
WiFi系統設計工程師C2
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
WiFi 6/7/8 MAC System Design and Verification
應徵條件:
1. 學士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、通訊工程相關科系畢業為主
2. 熟悉 Embedded System, ARM/MIPS CPU, Linux, C, Script, Makefile, and etc.
3. 熟悉 LA, Scope, CatC, and etc.
4. 具3年以上主要工作內容:
a.) WiFi IP Verification
b.) WiFi Design Spec & Architecture for Performance / System scenario / ...
c.) Uboot / Linux development for WiFi
d.) FW developement for WiFi internal CPU and SoC Netowork Sub-System
e.) Research spec and test plan from IEEE-802.11 and WiFi-Alliance
f.) Debug
g.) ...
另有以下條件由為佳:
a.) IC 開發經驗
b.) Computer Architecture
c.) C Programming
d.) Network protocol & concept
e.) Embedded System
f.) Uboot / Linux development experience
g.) 個性好相處,能融入團隊
h.) 相關經驗者為佳
要求條件
- ● 電機工程學類,電子工程學類,資訊工程學類 相關科系
數位IC設計資深工程師P2
瑞昱半導體股份有限公司
新竹市東區|面議(經常性薪資4萬/月含以上)展開收合工作項目:
1. Maintain並開發 USB3、USB4與 PCIe之 DPHY/MAC相關 design.
2. 整合 USB3、USB4、PCIe等 SerDes PHY與 MAC.
應徵條件:
1. 熟悉 USB3.2、PCIe、PIPE4/5等 Spec.
2. 具 USB3.2 or PCIe Gen3/Gen4 DPHY/MAC設計經驗。
3. 具 USB3.2 or PCIe Gen3/Gen4等 PHY IP整合經驗。
4. 具備 SoC晶片整合能力。
- 精選精選職缺
- 1天企業預估回應您的時間為「1個工作天」(2~7天以此類推)
- 急此職務急徵人才
- 習企業實習職缺
- 替研發替代役職缺
- 身接受身障職缺
- 職職場新聞,企業有發布新聞稿,文章,活動等訊息
- 溫溫馨職場,企業有提供職場環境及公司文化等簡介
