Switch數位IC設計工程師C2

工作項目： 

1. SoC Bus Acrchitecture planning 

2. DDR controller efficiency analysis 

3. System bandwidth estimation/analysis and profiling 

4. SoC performance emulation. 

應徵條件： 

1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業者 

2. 熟悉 Verilog 

3. 具3年以上下列相關經驗者佳： 

(1) 熟悉 SoC bus architecture 

(2) 熟悉 DDR protocol 以及utilization improvement 

(3) 有系統效能分析與 memory bandwidth 的經驗 

(4) 具有 Zebu或類似之 emulator 整合與驗證經驗

工作項目： 

大型聯網多媒體SoC整合 

應徵條件： 

1. 碩士以上，電機工程、電信工程、電控工程、電子工程、自動控制相關科系畢業為主 

2. 熟悉Digital IC design flow、RTL coding 

3. 熟悉EDA工具：ncverilog, PrimeTime, Design Compiler NXT, LEC, MS-office 

4. 具3年以上3年以上相關IC designer工作經驗，如RTL design, verilog simulation, circuit debug, formal check, synthesis, STA等相關經驗者佳 

5. 具SoC integration相關經歷者佳