DDR IP系統設計工程師M1

1.負責標準元件資料庫 / IO資料庫 EDA View Generation & IPQA 

2.負責EDA views 產生 

3.負責EDA views 驗證以確保品質 

4.負責基本電路模擬以確保品質 

5.負責document 製作及檢驗以確保品質

負責 IC 封裝基板設計與 layout 相關工作，依據產品需求進行封裝基板設計規劃、layout 佈局、設計檢查與供應商 review。此職位需要與晶片設計、製程、模擬、OSAT 與基板廠等團隊協同合作，確保封裝基板設計符合產品需求、設計規則、可製造性與量產條件。 

主要職責： 

• 使用 Cadence APD / SiP 等封裝設計工具，參與 WBGA、FCCSP、FCBGA 等封裝基板設計與 layout 佈局。 

• 依據產品需求進行 floorplan、die bonding pad / flip chip bump arrangement、bump map、ball map、PKG pin-out 與 substrate routing，並協助完成 design verification 及 tape-out / release 資料確認。 

• 與晶片設計、製程、模擬等內部團隊合作，確認封裝設計需求、設計限制與 substrate stack-up。 

• 與 OSAT（封裝 / 測試廠）或基板廠對接，進行 substrate design review，確認封裝外形圖、基板設計資料、BOM 與相關交付資料符合設計與製造需求。 

• 執行或協助確認 substrate layout 的 design rule、DFM、DRC、connectivity、short / open 等檢查結果，並追蹤 design review 問題、修改紀錄與相關技術文件，確保設計符合製造與量產需求。 

• 依專案需求支援 interposer / substrate co-design 等先進封裝相關設計工作。 

需求條件： 

• 電機、電子、機械、材料或其他理工相關領域之學士或碩士學位。 

• 具備二年以上封裝基板相關設計經驗，熟悉 WBGA、FCCSP、FCBGA 等封裝基板設計流程。 

• 具備使用 Cadence APD / SiP 或相關封裝設計工具之經驗。 

• 熟悉封裝基板 layout、bump / ball map、PKG pin-out、substrate routing、stack-up 與相關 design rule。 

• 了解封裝基板 DFM、製程限制與可製造性要求，並具備 DRC、connectivity、short / open 等設計資料檢查經驗。 

• 具備良好的問題分析、溝通協調能力，能與跨部門團隊、OSAT 及基板廠協同合作。 

優先考量項目： 

• 具備 advanced package、interposer、RDL、fan-out、2.5D / 3D IC、多晶片封裝或 chiplet package 等先進封裝基板設計實務經驗。 

• 具備高 pin count、高密度 routing 或高速產品之封裝基板 layout 經驗，能依據 pin-out、routing rule 與 substrate stack-up 進行設計規劃。 

• 具備與 OSAT（封裝 / 測試廠）或基板廠完成 substrate design review、tape-out / release 或量產導入的完整專案經驗。

工作內容： 

負責規劃及執行功能安全策略，確保車用產品遵循ISO 26262標準。 

學歷與經歷： 

1. 大學畢業以上，電機工程、電子工程、資訊工程或相關科系為主 

2. 3年以上車用電子或相關行業的工作經驗 

需求條件： 

1. 具功能安全管理的實際工作經驗者優先 

2. 具ISO 26262相關授課證明或考照證書 

3. 具備車用系統軟硬體開發的經驗 

4. 有PM/PL等經驗佳 

5. 英文讀寫能力佳

1.協助國內／外原廠工程師進行設備裝、移機、升級、改造 

2.代理設備維修＆保養及問題反應，以維護機台正常運轉 

3.建立與客戶及原廠的良好關係及互動，以利工作推展 

4.主動發現工作流程缺失並進行流程改善，以提升工作品質及效率 

5.依規定書寫各類技術文件及報告，以提供後續機台維護參考及知識傳承 

6.可配合輪／值班及跨區（境內）支援 

7.完成主管交付任務

1.RIE製程 

2.Laser decap 製程 

3.MIP製成 

4.ion milling製程

工作項目： 

1. 負責Automotive Audio Amplifier的系統設計與功能驗證。 

2. Automotive產品規格的制訂與討論。 

3. Cadence, Pads等PCB佈局工具的使用。 

4. 示波器, 邏輯分析儀, Function Gen, Audio Precision操作。 

5. 負責FPGA, ASIC的Function驗證。 

6. 協助FAE解決客戶端產品應用問題。 

工作經驗： 

1. 有車用產品相關經驗佳。 

2. 熟悉Automotive ICs相關規格與應用需求 (如AEC-Q100 / ISO16750…等) 。 

3. Audio IC / Power IC / Class D等相關設計經驗為佳。 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制相關科系畢業為主。 

2. 具3年以上工作經驗。

工作項目： 

1.負責IP功能與規格驗證，確保設計品質  

2.與團隊討論並定義工程規格，參與產品規格制定流程  

3.進行設計工具之分析、研究與基準測試(Bench Mark Test)，提出優化建議  

4.使用SIMPLIS/SIMetrix模擬軟體建立電源系統行為模型的分析  

5.發想並完成發明專利申請，提升技術競爭力  

6.使用LabVIEW/Python自主開發自動化量測平台  

7.使用模擬軟體抽取PCB寄生元件提供給RD模擬  

8.開發FT機台環境，使用C#撰寫量產測試程式  

應徵條件:  

1. 碩士以上學歷電機、電子等相關科系畢業  

2. 熟悉電力電子或電源轉換器設計相關知識  

3. 具PMIC、Buck、Boost、LDO、Buck-Boost等電源產品開發設計經驗者，以及熟悉車用驗證規範尤佳

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。 

b. 熟類比電路設計、信號處理相關領域或有興趣者。 

c. 熟ADC、PLL相關領域或有興趣者。 

d. 對高速傳輸介面 (SerDes, PCIe, USB, PAM4) 電路設計有興趣者。 

e. 對通訊網路、聯網多媒體、多媒體、電腦週邊產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一、二及三廠廠區。 

招募對象： 

大三(含)以上、碩士班或博士班之資工、資科、電腦工程、數學等相關科系在學生，具下列任一條件者佳： 

a. 熟悉 Python、C/C++ 或 SQL。 

b. 熟悉 PyTorch / TensorFlow / Keras 等深度學習框架者佳。 

c. 具備資料分析與特徵工程概念。 

d. 具備良好溝通能力及對資訊敏銳力強 

e. 對機器學習與演算法的優化有興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一經驗者佳： 

Verification for microprocessor designs. Desired skills and experience includes: 

1. Experience in processor design verification: test planning, testbench development, and documentation 

2. Knowledge of assembly language, C/C++ and/or SystemVerilog 

3. Knowledge of SVA or UVM methodology for block and top level verification 

4. Formal property checking/formal verification methodologies 

5. Proficiency in scripting languages such as Python/Perl

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過數位信號處理、數位通信系統相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對車用電子相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過影像或數位設計等相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對多媒體或電腦週邊相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過數位信號處理、數位通信系統相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對聯網多媒體相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一經驗者佳： 

Microprocessor design. Desired skills and experience includes: 

1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 

2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 

3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support.

1.執行 PH 產品維修檢測，並提出改善方案以協助提升作業品質。 

2.處理客戶端各類案件、規劃工程 DOE（實驗設計）並提供維修建議。 

3.配合現場上機作業，確認相關參數設定，即時排除線上使用問題。 

4.撰寫維修驗證報告，蒐集並整合資訊，提供給客戶及公司內部團隊。 

5.配合日夜輪班、假日排班、值班，並能接受因工作需求之外派或出差。 

★【無相關經驗者可培訓】

工作項目： 

Memory Compiler quality verification and support。 

應徵條件： 

1. 碩士以上; 電機、電子、資工相關科系畢業為主。 

2. Familiar with front-end & back-end model including verilog, liberty (nldm/ccs/lvf), dft, redhawk, lef, spice view。 

3. Familiar with physical verification flows including drc, erc, lvs, rc extraction。 

4. Familiar with Hspice, Spectre, Solido simulation tool & Virtuso, Laker layout tool。 

5. Familiar with Scripting language: Python/Verilog/TCL/Shell/Makefile/C。 

6. 具以下條件者佳： 

(1) 熟悉SRAM操作原理及bit cell特性。 

(2) 從事SRAM錯誤分析及良率改善。 

(3) 具矽智財合約管理經驗。

工作項目： 

1. SSD firmware design, customization and customer support.  

2. PCIe/NVMe/SATA SSD system-level firmware integration & design. 

3. Identify compatibility issues and validate solutions. 

應徵條件： 

1. SSD related product. 

2. Good C/C++ programming and debugging skills.

工作項目： 

1. IC verification & development. 

2. Driver development. 

3. Customer support. 

應徵條件： 

1. 碩士以上;電機工程、電信工程、電控工程、電子工程、資訊工程、動力機械、自動控制、通訊工程相關科系畢業為主。 

2. 具2年以上(1) SOC & Analog IP (2) Audio or video or 高速訊號相關經驗者為佳。

工作項目： 

1. DDR/eMMC/SD/NAND IP function spec制定與驗證。 

2. CP/FT pattern for MP. 

3. Customer issue and RMA處理。 

應徵條件： 

1. 學士以上; 電機工程、電子工程相關科系畢業為主。 

2. 具2年以上 TV IC驗証/系統(HW)設計相關經驗者為佳。

工作項目： 

1. DDR、TV/Mag SD 系統開發、驗證、量產 

2. DDR、TV系統客戶問題支援 

3.系統SI分析 

應徵條件： 

1. 大學以上；電機、電機與控制、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 

2. 熟悉OrCAD, C, device driver。 

3. 具2年以上DDR3/4, LowPower DDR IC 等系統開發驗證及測試相關經驗者為佳。