Camera演算法開發工程師/專案技術主管

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 對影像處理演算法熟悉或有興趣者。 

b. 對多媒體、電腦週邊產品或演算法開發有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 對音訊演算法熟悉或有興趣者。 

b. 熟悉語音訊號前置處理與語音辨識或有興趣者。 

c. 對電腦週邊產品或演算法開發有濃厚興趣者。

職務內容： 

1.USB/TBT/HDMI/DP/MIPI...etc 等高速介面規格制定 

2.高速介面晶片產品之 晶片架構設計、韌體開發、晶片Silicon驗證 

3.高速介面 FPGA 開發 and 驗證驗證 

4.高速介面 ASIC 專案開發與設計 

應徵條件： 

1.碩士以上，電機工程、電控工程、電子工程、自動控制、資訊工程、資訊科學、動力機械相關科系畢業為主 

2.熟悉 C、Python、Matlab、Git 

3. 具備嵌入式系統開發/學習經驗者，或對 MCU/CPU 架構熟悉者佳 

4. 具備基礎數位電路設計 and VLSI 基礎知識者佳 

5. 有高速傳輸（不限介面）專業經驗與知識者優先

工作項目： 

1. Audio post-processing performance tuning. 

2. Audio fine tuning for acoustic performance optimization. 

3. Familiar with audio acoustic and electrical characteristic measurement and data analysis. 

4. Application for acoustic performance improvement. 

應徵條件： 

1. 碩士以上; 電子、電機、資工等相關科系畢業為主。 

2. 具下列任一條件者佳： 

(1) 具有音訊處理相關演算法經驗或濃厚興趣者。 

(2) 熟悉錄音工程與播放工程者。 

(3) 熟音訊編解碼理論者。 

(4) 熟語音訊號處理者。 

(5) 熟語音降噪、AEC、麥克風陣列者。 

(6) 熟 DSP 與音訊處理者。 

(7) 熟語音辨識演算法者。

工作項目: 

1. 開發指紋影像處理及辨識演算法 。 

2. 模擬並確認演算法效能，並實現於多種運算平台。 

3. 資料蒐集與設計實驗測試演算法結果。 

4. 跨部門合作說明演算法架構。 

應徵條件 

1. 碩士以上; 電機電子工程、資訊工程相關系所為主。 

2. 熟悉影像處理、電腦視覺、機器學習、影像匹配等知識。 

3. 精通C/C++ 。 

4. 具IC設計、半導體產業工作經驗者佳。

工作項目： 

視訊處理演算法開發, AI演算法開發, 演算法韌體實現。 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、資訊工程相關科系畢業為主。 

2. 熟悉 C++, python, matlab. 

3. 熟悉 image processing, machine learning, computer vision. 

4. 熟悉 SOC/embedded system演算法開發。

工作項目： 

1. 數位電路演算法開發驗證. 

2. verilog/RTL coding. 

3. 數位演算法開發驗證. 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。 

2. 熟悉 matlab, verilog, RTL, C. 

3. 熟悉 scope, spectrum,signal generator. 

4. 具下列相關經驗者尤佳： 

(1) 有類比電路數位校正演算法開發經驗。 

(2) 有 verilog/RTL coding經驗。 

(3) 熟悉 RFIC類比電路架構。 

(4) 有相關電路驗證經驗。 

(5) 有 matlab開發演算法經驗。

●學歷要求： 

研究所以上畢業。 

●科系要求： 

電子、電機、資工、通訊、電信、自動控制相關科系，或相關工作3年以上經驗者。 

●具下列任一條件者佳: 

(1) 具有音訊處理相關演算法經驗或濃厚興趣者 

(2) 熟悉錄音工程與播放工程者 

(3) 熟音訊編解碼理論者 

(4) 熟語音訊號處理者 

(5) 熟語音降噪、AEC、麥克風陣列者 

(6) 熟 DSP 與音訊處理者 

(7) 熟語音辨識演算法者 

●工作項目： 

開發創新的音訊或語音演算法。

工作項目： 

1. 支援客戶要求的 customization feature開發。 

2. 客戶問題協助解決。 

3. SSD controller firmware design。 

4. SATA/PCIE protocol firmware design。 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學等相關科系畢業為主。

工作項目： 

1. 影像處理。 

2. Machine Learning演算法發展。 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。 

2. 熟悉 Machine Learning/DNN model development為佳。

研究所以上，電子、電機、資工、相關科系畢業, 或相關工作3年以上經驗者,具下列任一條件者佳: 

(1) 具有 TV 色彩工程經驗.  

(2) 具有視訊處理相關演算法經驗或濃厚興趣者 

(3) 熟色彩調整校正, 色域轉換等色彩處理經驗者 

(4) 熟 DSP 與影像處理者