記憶體電路設計工程師

工作項目：  

1.負責AFE IP功能與規格驗證，確保設計品質  

2.與團隊討論並定義工程規格，參與產品規格制定流程  

3.進行設計工具之分析、研究與基準測試(Bench Mark Test)，提出優化建議  

4.使用Matlab/Simulink模擬軟體建立PLL/ADC/DAC行為模型的分析  

5.AFE相關的Research, Study and Paper Work  

6.自動化開發與維護  

7.發想並完成發明專利申請，提升技術競爭力 

應徵條件:  

1. 研究所以上電機電子相關系所畢業 

2. 熟PLL/ADC/DAC等電路的特性及驗證 

3. 具Python自動化開發經驗與熟悉車用驗證者尤佳。

研究所以上電子、電機相關所組畢，具類比積體電路基礎，對類比電路設計，如PLL、USB、ADC、DAC有經驗。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 熟悉 C語言或VB. 

b. 熟悉 Office, OrCAD 

c. 對RF測試、測試程式開發及維護有興趣者。 

d. 對Probe card, Load board電路設計、產品良率的改善有興趣者。

新產品/製程導入開發與優化

1.新技術與結構研發 

2.晶圓整合結構開發 

3.整合流程設計 

4.實驗設計 

5.物性與電性測試分析

先進邏輯元件及SRAM元件開發

1. 產品測試資料報告整理 

2. 產品 FAILURE 分析 

3. 製程改善分析

工作內容: 

1.新產品開發缺陷分析 

2.製程異常分析與改善 

3.新製程實驗評估 

4.班別:常日班、需假日/小夜輪值

1.元件電性測試與分析 

2.TPL (Test Programming Language) 撰寫與 Debug  

3.Device tuning and model prepare  

4.跨部門溝通合作 

5.新產品電性測試 testkey 開發

1. Project schedule 制定與管控 

2. 協助新產品導入及驗證 

3. 熟悉 WP/AP/WT/FT 流程 

4. 熟悉產品應用及規格

1.邏輯元件製程開發 

2.整合製程 

3.良率提升 

4.光罩設計

1.邏輯元件開發 (LV/ SRAM device design and development)  

2.元件開發工作 (EDR, SPICE, Reliability, Testkey design, WAT analysis, Device characteristics) 

3.良率與製程相關性分析 (Yield & process correlation analysis)

1. 新產品導入 

2. 控制線上產品及異常分析 

3. 產品良率的提昇 

4. 元件電性測試與分析

1. DRAM research and layout design/ tape out. 

2. DRAM process flow setup and optimize. 

3. DRAM architecture & characteristic development for advance generation 

4. DRAM process tuning(co-work with module) and improvement

1. Discrete Device 

2. Power MOSFET 

3. TSV, IGBT 

4. 常日班，需配合假日值班

1.新產品導入 

2.控制線上產品及異常分析 

3.產品良率的提昇 

4.元件電性測試與分析

負責假日及夜間值班，依SOP執行機台保養、SPC異常及機況排除，並記錄機台參數 

1.假日及夜間值班 

2.依SOP執行機台保養,零件組裝與校正 

3.依SOP排除機況 

4.依SOP 處理SPC相關異常 

5.協助工程師生產管理之運作 

6.彙整報表與重要機台參數紀錄

工作項目： 

投入224G TIA類比電路開發 

應徵條件： 

1. 碩士以上，電機工程、電信工程、電控工程、電子工程相關科系畢業者 

2. 具相關工作經驗者尤佳

工作內容： 

開發生醫感測器及周邊類比電路 

徵才條件： 

1. 碩士以上，具低雜訊低功耗類比電路設計經驗 

2. 有SDM電路經驗尤佳

工作項目： 

1. 先進製程 IO pad 電路設計, ESD 問題排除. IO pad SI/ PI 分析。 

2. 特殊用途/ 規格 IO 的規格分析，電路設計與開發。 

應徵條件： 

1. 碩士以上；電機電子相關系所畢業，曾修習電子電路設計。 

2. 工作經驗：具備GPIO或DDR IO 電路設計經驗為主, 若有半導體物理, ESD/Latch-up 問題處理經驗尤佳。 

3. 年資不限, 有經驗優先考慮。