數位IC驗證工程師R2-1

研究所以上電子、電機、資工相關系所組畢。 

職缺需求： 

1. Familiar with Verilog, Perl, synthesis flow and FPGA flow. 

2. Familiar with HW/SW co-simulation flow. 

3. Chip architecture, clock tree planning and low power design.

研究所以上電子、電機、資工相關系所組畢，熟悉或有興趣從事數位訊號處理(DSP)演算法，應用於Touch panel等領域。熟悉C/matlab，熟悉影像處理者尤佳，資深工程師需具三年以上工作經驗。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。 

b. 熟類比電路設計、信號處理相關領域或有興趣者。 

c. 熟ADC、PLL相關領域或有興趣者。 

d. 對高速傳輸介面 (SerDes, PCIe, USB, PAM4) 電路設計有興趣者。 

e. 對通訊網路、聯網多媒體、多媒體、電腦週邊產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一、二及三廠廠區。 

招募對象： 

大三(含)以上、碩士班或博士班之資工、資科、電腦工程、數學等相關科系在學生，具下列任一條件者佳： 

a. 熟悉 Python、C/C++ 或 SQL。 

b. 熟悉 PyTorch / TensorFlow / Keras 等深度學習框架者佳。 

c. 具備資料分析與特徵工程概念。 

d. 具備良好溝通能力及對資訊敏銳力強 

e. 對機器學習與演算法的優化有興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一經驗者佳： 

Verification for microprocessor designs. Desired skills and experience includes: 

1. Experience in processor design verification: test planning, testbench development, and documentation 

2. Knowledge of assembly language, C/C++ and/or SystemVerilog 

3. Knowledge of SVA or UVM methodology for block and top level verification 

4. Formal property checking/formal verification methodologies 

5. Proficiency in scripting languages such as Python/Perl

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過數位信號處理、數位通信系統相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對車用電子相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過影像或數位設計等相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對多媒體或電腦週邊相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過數位信號處理、數位通信系統相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對聯網多媒體相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一經驗者佳： 

Microprocessor design. Desired skills and experience includes: 

1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 

2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 

3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support.

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過音訊處理或數位設計相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對電腦週邊相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 熟悉 Linux工作環境以及 TCL/Perl/Shell/Python script 

b. 熟悉 Digital IC Design Flow (Front-end or Physical Design/APR), 例如 Synthesis, DFT, STA, Simulation等

徵才條件： 

1. 碩士以上電機資訊相關科系畢 

2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 

3. 熟悉 Computer Architecture 

4. 有下列經驗者更佳： 

(1)Microprocessor或DSP相關硬體設計 

(2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

Verification for microprocessor designs. Desired skills and experience includes: 

1. Experience in processor design verification: test planning, testbench development, and documentation 

2. Knowledge of assembly language, C/C++ and/or SystemVerilog 

3. Knowledge of SVA or UVM methodology for block and top level verification 

4. Formal property checking/formal verification methodologies 

5. Proficiency in scripting languages such as Python/Perl

Microprocessor design. Desired skills and experience includes: 

1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 

2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 

3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support.

工作項目： 

1. Software and utility development for ARM Architecture based Complex CPU Subsystem Platform 

2. CPU function validation and testing software development 

3. CPU post-silicon issue analysis, debug & resolving 

應徵條件： 

1. 碩士以上; 資訊工程、資訊科學、電機工程、電子工程等相關科系畢業。 

2. 熟悉 ARMv7/v8/v9-A CPU 架構，有 ARM Cortex-A CPU system software 經驗尤佳。 

3. 熟悉以下經驗者： 

(a) CPU 之系統程式或工具開發。 

(b) CPU/OS之 debug 及問題分析。 

(c) CPU post-silicon issue analysis, debug & resolving。 

(d) 具備 Verilog RTL 及相關工具軟體開發經驗。 

4. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。

工作項目： 

DDR3/DDR4/LPDDR3/4 memory control數位電路設計。 

應徵條件： 

1. 碩士以上。 

2. 具1年以上 DDR memory control開發相關經驗者為佳。

工作項目： 

10G Server NIC MAC開發與驗證、後段整合，如： 

1. Digital IC design. 

2. Chip Integration. 

3. FPGA verification. 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電子工程、通訊工程相關科系畢業為主。 

2. 熟悉 Verilog, DCG, VCS, PrimeTime, Spyglass. 

3. 精通英文。 

4. 具相關經驗者為佳。

工作項目： 

1. Finding solutions for creative applications. 

2. RTL coding for function implementation, including simulation. 

3. Discuss function spec with system designer 

4. Architecture planning for circuit design. 

5. Completing front-end design flows, such as synthesis, linting, asynchronous checking, STA and so on. 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 

2. 經驗不拘，具二年以上相關工作經驗者尤佳。 

3. 對所有視覺相關產品有熱情、有想法。 

4. 熟悉以下 HDL/Tool(愈多項或單項愈熟尤佳)： 

verilog, verdi, LEC, linting, perl, synthesis, static timing analysis, Clock tree architecture. 

5. 對以下領域有了解更佳(不必全部)： 

5.1 Video codec(AVS3, AV2, VP9, HEVC, H.264, and etc.) 

5.2 High speed interface, such as HDMI, DDR, USB, and so on. 

5.3 Image/Video processing. 

5.4 CPU, GPU, and NPU.

工作項目： 

1. SOC integrator! 

A challenging job for integrating the designs from over 100 digital designers and tens of analog designers. 

A challenging job of using deep submicron process. 

2. Building & Improving the standard environment for digital designers to run front-end flow, such as synthesis, STA analysis, linting, and so on. 

3. Cooperating with APR designers for backend timing closure. 

4. Block / Whole-Chip CTS (Clock-tree Synthesis) analysis and improvement. 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程等相關科系畢業為主。 

2. 熟悉 verilog, verdi, STA, synthesis. 

3. 具 CTS(Clock tree synthesis) Design/Debug經驗者尤佳。 

4. 會寫 script如 perl者更佳。 

5. 具六年以上相關工作經驗。

工作項目： 

1. High-Performance CPU/GPU Timing & Power Integrity Signoff  

2. High-Performance CPU/GPU Post-Silicon Validation & Debug, Sim-to-Silicon Correlation 

3. 協同開發 CPU/GPU Advanced DFT, On-Chip PVT Sensor, Performance Improvement & Power Management 等先進技術 

4. 支援產品 SoC Projects，協同執行 High-Performance CPU/GPU 專案開發，導入先進 IP 及技術 

應徵條件： 

1. 碩士以上；電機、資工、電子相關科系畢業為主。 

2. 熟悉 SoC Integration & Design Flow、Frontend/Backend/DFT/Timing/IR Drop/Power Analysis EDA Tools。 

3. 有 ARM Cortex-A CPU/Subsystem Design/Integration/PPA Optimization/Sign-off 經驗尤佳。 

4. 有 Chip-Level, Package & PCB Power Integrity Optimization 經驗尤佳。 

5. 有On-Chip PVT Sensor 開發經驗尤佳。 

6. 有Post-Silicon Validation, Debug 及 RMA 分析經驗尤佳。 

7. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU/GPU Technology 有興趣者。