Sr. spares order fulfillment specialist - Hsinchu GD5

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 熟悉 C語言或VB. 

b. 熟悉 Office, OrCAD 

c. 對RF測試、測試程式開發及維護有興趣者。 

d. 對Probe card, Load board電路設計、產品良率的改善有興趣者。

1. 企業風險管理業務規劃與推動 

2. 協助企業風險標竿學習與管理方法精進研析和推動 

3. 策略風險管理規劃 

4. 整合公司對內風險報告與對外風險資訊揭露 

5. 風險文化建立的推動

1.主要客戶拜訪並維繫關係 

2.整合及過濾客戶需求。 

3.客戶報價及合約草擬，確定與客戶權利義務之關係 

4.開發/ 過濾新客戶. 爭取訂單，進行業務推廣。 

5.市場資訊蒐集，客戶需求量預估。 

6.新產品需求調查及擴增業務量。 

7.提出市場及主要客戶的產品資訊予部/處主管及研發單位。 

8.逾期貨款催收及折讓處理。 

9.其他上級交辦事項

新產品/製程導入開發與優化

1.先進邏輯製程開發 

2.Wafer bonding and Wafer 減薄相關製程

1.新技術與結構研發 

2.晶圓整合結構開發 

3.整合流程設計 

4.實驗設計 

5.物性與電性測試分析

1.研究新技術、材料與解決方案 

2.新產品開發與導入

先進邏輯元件及SRAM元件開發

1.製程整合與優化 

2.新製程導入與驗證 

3.資料分析與報告

提供客戶工程解決方案，提升客戶工程服務滿意度 

1.承接業務需求, 導入並完成客戶專案(包含新客戶或新產品) 

2.配合業務發展,不定時結合內部開發成果,主動提供客戶技術需求及解決方案,確保客戶競爭力 

3.整合內部資源,提供客戶產品開發所需之工程服務 

4.協助客戶產品順利進入量產, 整合工程資源,持續提升產品良率 

5.完成產品Tape out及Pilot相關事宜

工作項目 

1. Spice Model/PDK技術管理 

A. Fab Spice Model/PDK maintenance  

B. SPICE Model Extraction/Optimization/Modification 

C. PCELL Skill/PDK Creation 

2. Silicon to Simulation Verification 

3. Device measurement & characterization 

需求條件  

1.需具備四年以上Spice Model/PDK相關經驗 (以上具任一專長即可) 

2.具備S2S實務分析經驗、DC/RF量測經驗、熟悉ICCAP操作、Python skill等相關經驗者尤佳 

3.熟悉半導體元件物理並有HKMG/FinFET先進製程相關經驗者尤佳 

4.Good Team Player

1. 產品測試資料報告整理 

2. 產品 FAILURE 分析 

3. 製程改善分析

工作內容： 

1. 車用產品良率分析、RMA分析、可靠度分析 

2. 負責Tape-out相關工作 

3. 製程改善相關業務推動 

應徵條件： 

1. 碩士以上電子電機、材料、物理等相關系所畢業者佳 

2. Fab相關工作經驗至少3年以上 

3. 熟悉FinFET製程者佳

工作項目： 

1. ATE測試設備操作及維修 

2. 四班二輪(日/夜) 

應徵條件： 

1.學士以上，電機、電機與控制、自動控制、通訊工程、電信、資訊工程、電子相關科系畢業為主 

2.具2年以上CP/FT ATE測試設備操作及維修經驗，孰悉Tester(uFLEX & J750系列、Chroma 

C3680/C3380P、V50/S100、V93000)、Handler(Epson、RT480、HT-1028C)、Prober(TSK系列) 

者尤佳 

3.具產品測試良率提升與問題分析改善相關經驗者尤佳

工作項目： 

先進製程元件工程、可靠度分析與驗證、製程平台整合與管理 

應徵條件： 

1. 具6年以上先進製程整合/元件技術/元件可靠度知識與可靠度驗證經驗之相關經驗者 (以上具任一專長即可) 

2. 有HKMG/FinFET/Nanosheet先進製程相關經驗者尤佳 

3. 碩士以上，電機、電子、物理、光電、材料、化學等相關科系畢業者尤佳

工作項目： 

1. 先進製程標準元件庫電路佈局。 

2. 先進製程記憶體電路佈局。 

3. 客製化IP電路佈局與實現。 

4. Fully Layout environment、flow and utility build-up.  

5. In-house PDK development. 

應徵條件： 

1. 大學或專科以上；科系不拘，電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 

2. 具5年以上下列相關經驗者為佳： 

(1) 熟悉 Virtuoso XL/Laker Layout editor使用。 

(2) 具備 Physical verification(DRC LVS)驗證與修正能力，先進製程尤佳。

工作項目： 

1. 新封裝型態導入&可行性評估/驗證。 

2. 封裝線圖確認及管理。 

3. 封裝工程品驗證及時程跟催。 

4. 封裝 品質 & KPI 持續性改善。 

5. 封裝廠稽核。 

6. RMA/8D報告審查及相關改善措施成效確認。 

7. 客戶問卷填寫及匯整。 

應徵條件： 

1. 具5年以上封裝廠製程/產品工程相關經驗。

工作項目： 

1. FinFET製程記憶體設計開發。 

2. 客製化記憶體設計開發。 

3. 支援記憶體智財量產性能,良率提升。 

應徵條件： 

1. 碩士以上; 電機工程、電子工程相關科系畢業為主。 

2. 熟悉 Hspice, Spectre, XA, Solido等 simulation tool, Virtuso, Laker等 layout tool. 

3. 具3年以上下列經驗之一者為佳 

(1) 熟知 CMOS元件與 SRAM/其他記憶元件特性。 

(2) 熟稔並執行過 SRAM/CAM電路開發工作。 

(3) 具 FinFET電路設計與佈局設計經驗。

工作項目： 

1. 設計2.5D/3DIC 封裝 

2. 解決散熱問題與翹曲問題 

3. Design Rule check 

4. LVS check 

應徵條件： 

1. 具2年以上Info,Cowos 設計工程經驗者 

2. 具2年以上EDA軟體解決Info/Cowos相關問題經驗者

工作項目： 

1. 負責wifi產品的yield maintain & improvement 

2. 負責新進製程的量產導入以及轉廠評估 

3. Co-work with Foundry for CP yield improvement 

4. Co-work with SD/TE for FT yield improvement. 

5. 支援RMA案件的相關分析 

應徵條件： 

1. 熟悉半導體元件物理. 

2. 熟悉相關邏輯製程參數, WAT analysis,process flow 

3. 熟悉量產業務.(tape out, Job view, WAT analysis, Reliability calculation, OLT, yield analysis, RMA) 

4. 有先進製程(12nm 以下FINFET製程)量產經驗者尤佳 

5. 有車用電子相關經驗者尤佳 

6. 良好的人際關係以及跨部門溝通能力