Design Methodology/CAD工程師R2

工作項目： 

1.AP/Router SoC & Platform development, Network & Peripheral IP design 

應徵條件： 

1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主 

2. 具3年以上數位IC 相關經驗者為佳。 

(MD1720006)

工作項目： 

Design verification, UVM 

應徵條件： 

1. 大學以上；電機、電機與控制、資訊科學、自動控制、電信、資訊工程、電子、動力機械相關科系畢業為主。 

2. 具3~5年design verification 相關經驗者為佳。 

(MD1680021)

工作項目： 

1. Responsible for ASIC Backend / Physical Implementation, including floorplan, power plan, physical synthesis, clock tree synthesis, routing, si, DFM, DRC/LVS in both hierarchical and low power designs.  

2. Responsible for Physical Design flow research, development and automation. 

應徵條件： 

1. 大學以上電機資訊相關科系畢 

2. 熟悉 IC 後段設計流程, 具相關 APR 經驗者佳. 

3. 對於開發及推廣 Physical Design Flow 有興趣者. 

4. 熟悉相關 tools(Astro, Encounter, IC Compiler)者尤佳 

5. 具程式設計(TCL,Perl,C/C++)能力者佳。

工作項目： 

Verification for a CPU design project, which includes: 

* Responsibility for test plans, testbench documentation and implementation. 

* Use SystemVerilog language, SVA and UVM methodology for block and top level verification. 

* Apply formal property checking/formal verification methodologies 

* Understanding of the fundamentals of computer architecture  

應徵條件： 

1. 碩士以上；電機、電機與控制、資訊工程、電子相關科系畢業為主。 

2. 具相關工作經驗者尤佳。 

(MD1570002)

工作項目： 

1. RMA, HTOL問題協助排除。 

2. ESD/EOS可靠度問題協助排除。 

3. power/PCB ESD相關 SI/PI分析 (Cable ESD)處理。 

應徵條件： 

1. 碩士以上；電機電子相關系所畢業為主；曾修習電子電路設計、半導體物理、元件物理課程。 

2. 具2年以上半導體可靠度相關經驗者為佳。 

3. 具處理 IC ESD or System ESD問題處理經驗者尤佳。

工作項目： 

負責下列工作之一 

1. SoC 平台開發及產品線支援。 

2. 微處理器開發。 

3. 低功耗軟體平台開發。 

應徵條件： 

1. 碩士以上；電機、資訊科學、資訊工程、電子相關科系畢業為主。 

2. 熟悉 Verilog RTL及Synthesis, Simulation, Verification 等相關 IC Design Flow. 

3. 熟悉 Computer Architecture 

4. 具下列經驗者尤佳: 

(1) On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計 

(2) Embedded system軟體開發 

(3) ARM CPU 與 ARM/Imagination GPU 整合 

(MD1430014)

職稱：微處理器設計工程師(Processor Design Engineer) 

徵才條件： 

1. 碩士以上電機資訊相關科系畢 

2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 

3. 熟悉 Computer Architecture 

4. 有下列經驗者更佳： 

(1)Microprocessor或DSP相關硬體設計 

(2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

徵才條件： 

1. 碩士，大學&研究所均為電子電機相關科系畢業 

2. 具3年以上相關工作經驗 

3. 具備元件物理相關課程學分 

4. 熟悉電子學或電子電路設計 

5. 具積體電路 ESD 相關問題處理經驗或 I/O 電路設計經驗者尤佳 

工作項目： 

1. IC ESD、Latch up Review與改善 

2. I/O Pads Design

(1)大學以上電機、電子、資工、通訊相關系所畢 

(2)熟悉或對 SoC ( Memory controller, On-chip bus architecture, Re-used IP ..), Ethernet, TCP/IP, NAT, QoS, Network processor/protocols/Architecture 有興趣者

(1) 碩士以上電機、資訊相關科系畢業。 

(2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 

(3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 

(4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 

(5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

1.Writing behavioral model 

2.Responsible for functional verification

Joining in specification definition, designing verification platform, developing behavioral models, and responsible for system and functional verification

Verification for microprocessor designs. Desired skills and experience includes: 

1. Experience in processor design verification: test planning, testbench development, and documentation 

2. Knowledge of assembly language, C/C++ and/or SystemVerilog 

3. Knowledge of SVA or UVM methodology for block and top level verification 

4. Formal property checking/formal verification methodologies 

5. Proficiency in scripting languages such as Python/Perl 

應徵條件： 

1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 

2. 具相關工作經驗者尤佳。

工作項目： 

SSD專案 Leader，帶領團隊開發 SSD產品。 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 

2. 具5年以上相關工作經驗： 

(1) 精通 SATA interface protocol. 

(2) 精通 PCIe interface protocol. 

(3) 精通 NAND flash protocol. 

(4) 精通 LDPC演算法。 

(5) 精通 Digital design流程或具其他相關經驗者為佳。

DRAM Circuits Design