IC Layout工程師CT1

工作項目： 

Switch/PON 數位IC設計 

應徵條件： 

1. 碩士以上，電機工程、電信工程、電子工程、通訊工程相關科系畢業為主 

2. 具基本的DATA Communication通訊知識為佳  

3. 具RTL電路設計、驗證、合成經驗  

4. 熟悉邏輯、電子與電路設計等相關經驗者為佳

工作項目： 

負責下列工作之一 

1. SoC 平台開發及產品線支援。 

2. 微處理器開發。 

3. 低功耗軟體平台開發。 

應徵條件： 

1. 碩士以上；電機、資訊科學、資訊工程、電子相關科系畢業為主。 

2. 熟悉 Verilog RTL及Synthesis, Simulation, Verification 等相關 IC Design Flow. 

3. 熟悉 Computer Architecture 

4. 具下列經驗者尤佳: 

(1) On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計 

(2) Embedded system軟體開發 

(3) ARM CPU 與 ARM/Imagination GPU 整合 

(MD1430014)

職稱：微處理器設計工程師(Processor Design Engineer) 

徵才條件： 

1. 碩士以上電機資訊相關科系畢 

2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 

3. 熟悉 Computer Architecture 

4. 有下列經驗者更佳： 

(1)Microprocessor或DSP相關硬體設計 

(2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

徵才條件： 

1. 碩士，大學&研究所均為電子電機相關科系畢業 

2. 具3年以上相關工作經驗 

3. 具備元件物理相關課程學分 

4. 熟悉電子學或電子電路設計 

5. 具積體電路 ESD 相關問題處理經驗或 I/O 電路設計經驗者尤佳 

工作項目： 

1. IC ESD、Latch up Review與改善 

2. I/O Pads Design

(1)MS degree or above with EE or CS background 

(2)1 year experience or above in IC design/verification 

(3)Familiar with SystemVerilog and Vera. Verilog or VHDL familiarity an advantage 

(4)Good knowledge on Wireless communication or architecture. 

(5)TCL/Perl coding experience is a plus

(1)大學以上電機、電子、資工、通訊相關系所畢 

(2)熟悉或對 SoC ( Memory controller, On-chip bus architecture, Re-used IP ..), Ethernet, TCP/IP, NAT, QoS, Network processor/protocols/Architecture 有興趣者

(1) 碩士以上電機、資訊相關科系畢業。 

(2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 

(3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 

(4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 

(5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

1.Writing behavioral model 

2.Responsible for functional verification

Joining in specification definition, designing verification platform, developing behavioral models, and responsible for system and functional verification

Verification for microprocessor designs. Desired skills and experience includes: 

1. Experience in processor design verification: test planning, testbench development, and documentation 

2. Knowledge of assembly language, C/C++ and/or SystemVerilog 

3. Knowledge of SVA or UVM methodology for block and top level verification 

4. Formal property checking/formal verification methodologies 

5. Proficiency in scripting languages such as Python/Perl 

應徵條件： 

1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 

2. 具相關工作經驗者尤佳。

工作項目： 

SSD專案 Leader，帶領團隊開發 SSD產品。 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 

2. 具5年以上相關工作經驗： 

(1) 精通 SATA interface protocol. 

(2) 精通 PCIe interface protocol. 

(3) 精通 NAND flash protocol. 

(4) 精通 LDPC演算法。 

(5) 精通 Digital design流程或具其他相關經驗者為佳。

DRAM circuits design

1.蝕刻先進製程開發,熟悉實驗流程(實驗、評價解析、方案報告) 

2.協同客戶導入新裝置製程及新技術開發。 

3.維持現有Process Of Record及Trouble-shooting解決問題的能力。 

4.具良好溝通能力,理解客戶需求及跨部門有效溝通。

1.主要客戶拜訪並維繫關係 

2.整合及過濾客戶需求。 

3.客戶報價及合約草擬，確定與客戶權利義務之關係 

4.開發/ 過濾新客戶. 爭取訂單，進行業務推廣。 

5.市場資訊蒐集，客戶需求量預估。 

6.新產品需求調查及擴增業務量。 

7.提出市場及主要客戶的產品資訊予部/處主管及研發單位。 

8.逾期貨款催收及折讓處理。 

9.其他上級交辦事項

1.RF/mm-wave Device Characterization; Measurement, Data Analysis and Reporting. 

2.Device pcell design, test structure creation and tape out. 

3.Work with modeling & PDK team for design enablement, model validation and pcell improvement. 

4.Liaise with vendor, assist lab manager for measurement tool set up, calibration, maintain good measurement quality.

1.To be responsible for driving a leading edge process/device development and optimization of RFSOI devices in order to meet scaling, performance, reliability, and manufacturability requirements. 

2.To conduct device pcell design, test structure creation and tape out.  

3.To perform extensive process and device TCAD simulation using various techniques to optimize device performance and ensuring reliability.  

4.To perform device characterization and analysis with the aid of DC-IV bench test. 

5.To work with modeling & PDK team for design enablement, model validation and pcell improvement.

1.負責 LVS deck 撰寫 

2.Create LVS decks for unmatched cases 

3.學習驗証工具新技能 

4.負責 QA flow maintenance 以ensure LVS deck quality 

5.負責deck guideline 維護 以確保品質 與 知識管理

聘僱期間預計至2026/12月 

1.依SOP執行機台保養、SPC異常及機況排除，並記錄機台參數 

2.依SOP執行機台保養,零件組裝與校正 

3.依SOP排除機況 

4.依SOP 處理SPC相關異常 

5.協助工程師生產管理之運作 

6.彙整報表與重要機台參數紀錄

協助工程師完成工程實驗及資料收集 

1.進行工程師指定工程實驗及相關準備動作 

2.彙整實驗測試原始資料、撰寫實驗報告 

3.測試&設備異常即應與記錄 

4.環境ESD維護與檢驗

DRAM Circuits Design