【2026年暑期實習】數位IC設計(CPU)

工作項目： 

1. 負責Automotive Audio Amplifier的系統設計與功能驗證。 

2. Automotive產品規格的制訂與討論。 

3. Cadence, Pads等PCB佈局工具的使用。 

4. 示波器, 邏輯分析儀, Function Gen, Audio Precision操作。 

5. 負責FPGA, ASIC的Function驗證。 

6. 協助FAE解決客戶端產品應用問題。 

工作經驗： 

1. 有車用產品相關經驗佳。 

2. 熟悉Automotive ICs相關規格與應用需求 (如AEC-Q100 / ISO16750…等) 。 

3. Audio IC / Power IC / Class D等相關設計經驗為佳。 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制相關科系畢業為主。 

2. 具3年以上工作經驗。

工作項目： 

1.負責IP功能與規格驗證，確保設計品質  

2.與團隊討論並定義工程規格，參與產品規格制定流程  

3.進行設計工具之分析、研究與基準測試(Bench Mark Test)，提出優化建議  

4.使用SIMPLIS/SIMetrix模擬軟體建立電源系統行為模型的分析  

5.發想並完成發明專利申請，提升技術競爭力  

6.使用LabVIEW/Python自主開發自動化量測平台  

7.使用模擬軟體抽取PCB寄生元件提供給RD模擬  

8.開發FT機台環境，使用C#撰寫量產測試程式  

應徵條件:  

1. 碩士以上學歷電機、電子等相關科系畢業  

2. 熟悉電力電子或電源轉換器設計相關知識  

3. 具PMIC、Buck、Boost、LDO、Buck-Boost等電源產品開發設計經驗者，以及熟悉車用驗證規範尤佳

研究所以上電子、電機、資工相關系所組畢。 

職缺需求： 

1. Familiar with Verilog, Perl, synthesis flow and FPGA flow. 

2. Familiar with HW/SW co-simulation flow. 

3. Chip architecture, clock tree planning and low power design.

研究所以上電子、電機、資工相關系所組畢，熟悉或有興趣從事數位訊號處理(DSP)演算法，應用於Touch panel等領域。熟悉C/matlab，熟悉影像處理者尤佳，資深工程師需具三年以上工作經驗。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。 

b. 熟類比電路設計、信號處理相關領域或有興趣者。 

c. 熟ADC、PLL相關領域或有興趣者。 

d. 對高速傳輸介面 (SerDes, PCIe, USB, PAM4) 電路設計有興趣者。 

e. 對通訊網路、聯網多媒體、多媒體、電腦週邊產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一、二及三廠廠區。 

招募對象： 

大三(含)以上、碩士班或博士班之資工、資科、電腦工程、數學等相關科系在學生，具下列任一條件者佳： 

a. 熟悉 Python、C/C++ 或 SQL。 

b. 熟悉 PyTorch / TensorFlow / Keras 等深度學習框架者佳。 

c. 具備資料分析與特徵工程概念。 

d. 具備良好溝通能力及對資訊敏銳力強 

e. 對機器學習與演算法的優化有興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一經驗者佳： 

Verification for microprocessor designs. Desired skills and experience includes: 

1. Experience in processor design verification: test planning, testbench development, and documentation 

2. Knowledge of assembly language, C/C++ and/or SystemVerilog 

3. Knowledge of SVA or UVM methodology for block and top level verification 

4. Formal property checking/formal verification methodologies 

5. Proficiency in scripting languages such as Python/Perl

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過數位信號處理、數位通信系統相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對車用電子相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過影像或數位設計等相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對多媒體或電腦週邊相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過數位信號處理、數位通信系統相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對聯網多媒體相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 修習過音訊處理或數位設計相關課程。 

b. 熟悉計算機架構或對SoC設計有興趣者。 

c. 對電路設計、製程整合、元件有興趣者。 

d. 熟悉HDL設計或有興趣者。 

e. 對電腦週邊相關產品或電路設計有濃厚興趣者。

瑞昱半導體【科技專才創造力學程實習計劃】將提供本計劃實習生： 

1. 科技專才培育：規劃實習同仁專屬五大面向課程，培養專業、開發思考與創造力。 

2. 賦予研究專題與實質任務。 

3. 科別專責輔導員：每位實習生設有專屬輔導者，協助專業學習及問題引導。 

實習期間：於2026年7月至8月進行專案實習與活動安排。 

實習時間：週一至週五8:30-17:30，週休二日。 

實習地點：瑞昱新竹一廠、二/三廠及生醫廠。 

招募對象： 

大三(含)以上、碩士班或博士班之電子、電機、電信、電控、資工、資科等相關科系在學生，具下列任一條件者佳： 

a. 熟悉 Linux工作環境以及 TCL/Perl/Shell/Python script 

b. 熟悉 Digital IC Design Flow (Front-end or Physical Design/APR), 例如 Synthesis, DFT, STA, Simulation等

1. PH產品維修檢測及協助提升作業品質。 

2. 客端案件處理、工程DOE及維修建議。 

3. 配合上機，確認相關參數設定或線上解決使用的問題。 

4. 撰寫維修驗證報告，蒐集所需資訊提供給客戶及公司內部。 

5. 配合假日排班值班，配合外派或出差。 

6. 無經驗可培訓。 

7.依工作需求可配合日、夜輪班優佳。

工作項目： 

Memory Compiler quality verification and support。 

應徵條件： 

1. 碩士以上; 電機、電子、資工相關科系畢業為主。 

2. Familiar with front-end & back-end model including verilog, liberty (nldm/ccs/lvf), dft, redhawk, lef, spice view。 

3. Familiar with physical verification flows including drc, erc, lvs, rc extraction。 

4. Familiar with Hspice, Spectre, Solido simulation tool & Virtuso, Laker layout tool。 

5. Familiar with Scripting language: Python/Verilog/TCL/Shell/Makefile/C。 

6. 具以下條件者佳： 

(1) 熟悉SRAM操作原理及bit cell特性。 

(2) 從事SRAM錯誤分析及良率改善。 

(3) 具矽智財合約管理經驗。

工作項目： 

Verification for High Speed PHY projects, which includes: 

1. Responsibility for test plans, testbench documentation and implementation. 

2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 

3. Debug tests with design engineers to deliver functionally correct design blocks. 

4. Close coverage measures to identify verification holes and show progress towards tape-out. 

5. Write scripts to automate routine parts of verification workflow.

徵才條件： 

1. 碩士以上電機資訊相關科系畢 

2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 

3. 熟悉 Computer Architecture 

4. 有下列經驗者更佳： 

(1)Microprocessor或DSP相關硬體設計 

(2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

Verification for microprocessor designs. Desired skills and experience includes: 

1. Experience in processor design verification: test planning, testbench development, and documentation 

2. Knowledge of assembly language, C/C++ and/or SystemVerilog 

3. Knowledge of SVA or UVM methodology for block and top level verification 

4. Formal property checking/formal verification methodologies 

5. Proficiency in scripting languages such as Python/Perl

Microprocessor design. Desired skills and experience includes: 

1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 

2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 

3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support.

工作項目： 

1. SSD firmware design, customization and customer support.  

2. PCIe/NVMe/SATA SSD system-level firmware integration & design. 

3. Identify compatibility issues and validate solutions. 

應徵條件： 

1. SSD related product. 

2. Good C/C++ programming and debugging skills.

工作項目： 

負責數位電路自動繞線工作(P&R, Netlist2GDS)，包含 IR-Drop, DRC/LVS, SI, Timing Sign-off等。 

應徵條件： 

1. 碩士以上; 電機工程、電子工程，電信工程、電控工程、資訊工程、資訊科學、通訊工程等相關科系畢業為主。 

2. 熟悉 Synopsys ICC2/PrimeTime, Cadence Innovus/Tempus, Redhawk, Calibre DRC/LVS, TCL/python/Perl。