Senior Spares Planner - Hsinchu GD5

1.邏輯元件開發 (LV/ SRAM device design and development)  

2.元件開發工作 (EDR, SPICE, Reliability, Testkey design, WAT analysis, Device characteristics) 

3.良率與製程相關性分析 (Yield & process correlation analysis)

1. 新產品導入 

2. 控制線上產品及異常分析 

3. 產品良率的提昇 

4. 元件電性測試與分析

1. DRAM research and layout design/ tape out. 

2. DRAM process flow setup and optimize. 

3. DRAM architecture & characteristic development for advance generation 

4. DRAM process tuning(co-work with module) and improvement

1. 客戶與公司內部單位的溝通橋樑 

2. 負責處理客戶產品pre-tapeout, tape-out, pilot run到mass production的相關事務

1. 產品異常處理：解決線上製程問題，協助新製程導入與技術移轉。 

2. 製程良率改善及生產成本降低之專案。

1. Discrete Device 

2. Power MOSFET 

3. TSV, IGBT 

4. 常日班，需配合假日值班

1.新產品導入 

2.控制線上產品及異常分析 

3.產品良率的提昇 

4.元件電性測試與分析

1. 定期維護、保養生產設備機台，並進行故障排除、異常分析與追蹤處理。 

2. 規劃生產設備之操作順序，以便正確使用設備，進而提升生產效率。 

3. 進行設備改造、升級或開發，以便提升設備的生產力。 

4. 規劃有關設備空間的安排，並說明規劃的功效。 

5. 評估新設備之整體效能，並將通過評估的新設備導入產線。

負責假日及夜間值班，依SOP執行機台保養、SPC異常及機況排除，並記錄機台參數 

1.假日及夜間值班 

2.依SOP執行機台保養,零件組裝與校正 

3.依SOP排除機況 

4.依SOP 處理SPC相關異常 

5.協助工程師生產管理之運作 

6.彙整報表與重要機台參數紀錄

工作項目 

1. Spice Model/PDK技術管理 

A. Fab Spice Model/PDK maintenance  

B. SPICE Model Extraction/Optimization/Modification 

C. PCELL Skill/PDK Creation 

2. Silicon to Simulation Verification 

3. Device measurement & characterization 

需求條件  

1.需具備四年以上Spice Model/PDK相關經驗 (以上具任一專長即可) 

2.具備S2S實務分析經驗、DC/RF量測經驗、熟悉ICCAP操作、Python skill等相關經驗者尤佳 

3.熟悉半導體元件物理並有HKMG/FinFET先進製程相關經驗者尤佳 

4.Good Team Player

工作內容： 

1. 車用產品良率分析、RMA分析、可靠度分析 

2. 負責Tape-out相關工作 

3. 製程改善相關業務推動 

應徵條件： 

1. 碩士以上電子電機、材料、物理等相關系所畢業者佳 

2. Fab相關工作經驗至少3年以上 

3. 熟悉FinFET製程者佳

工作項目： 

1. ATE測試設備操作及維修 

2. 四班二輪(日/夜) 

應徵條件： 

1.學士以上，電機、電機與控制、自動控制、通訊工程、電信、資訊工程、電子相關科系畢業為主 

2.具2年以上CP/FT ATE測試設備操作及維修經驗，孰悉Tester(uFLEX & J750系列、Chroma 

C3680/C3380P、V50/S100、V93000)、Handler(Epson、RT480、HT-1028C)、Prober(TSK系列) 

者尤佳 

3.具產品測試良率提升與問題分析改善相關經驗者尤佳

工作項目： 

先進製程元件工程、可靠度分析與驗證、製程平台整合與管理 

應徵條件： 

1. 具6年以上先進製程整合/元件技術/元件可靠度知識與可靠度驗證經驗之相關經驗者 (以上具任一專長即可) 

2. 有HKMG/FinFET/Nanosheet先進製程相關經驗者尤佳 

3. 碩士以上，電機、電子、物理、光電、材料、化學等相關科系畢業者尤佳

工作項目： 

1. 先進製程標準元件庫電路佈局。 

2. 先進製程記憶體電路佈局。 

3. 客製化IP電路佈局與實現。 

4. Fully Layout environment、flow and utility build-up.  

5. In-house PDK development. 

應徵條件： 

1. 大學或專科以上；科系不拘，電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 

2. 具5年以上下列相關經驗者為佳： 

(1) 熟悉 Virtuoso XL/Laker Layout editor使用。 

(2) 具備 Physical verification(DRC LVS)驗證與修正能力，先進製程尤佳。

工作項目： 

1. 新封裝型態導入&可行性評估/驗證。 

2. 封裝線圖確認及管理。 

3. 封裝工程品驗證及時程跟催。 

4. 封裝 品質 & KPI 持續性改善。 

5. 封裝廠稽核。 

6. RMA/8D報告審查及相關改善措施成效確認。 

7. 客戶問卷填寫及匯整。 

應徵條件： 

1. 具5年以上封裝廠製程/產品工程相關經驗。

工作項目： 

1. FinFET製程記憶體設計開發。 

2. 客製化記憶體設計開發。 

3. 支援記憶體智財量產性能,良率提升。 

應徵條件： 

1. 碩士以上; 電機工程、電子工程相關科系畢業為主。 

2. 熟悉 Hspice, Spectre, XA, Solido等 simulation tool, Virtuso, Laker等 layout tool. 

3. 具3年以上下列經驗之一者為佳 

(1) 熟知 CMOS元件與 SRAM/其他記憶元件特性。 

(2) 熟稔並執行過 SRAM/CAM電路開發工作。 

(3) 具 FinFET電路設計與佈局設計經驗。

工作項目： 

1. 設計2.5D/3DIC 封裝 

2. 解決散熱問題與翹曲問題 

3. Design Rule check 

4. LVS check 

應徵條件： 

1. 具2年以上Info,Cowos 設計工程經驗者 

2. 具2年以上EDA軟體解決Info/Cowos相關問題經驗者

工作項目： 

1. 負責wifi產品的yield maintain & improvement 

2. 負責新進製程的量產導入以及轉廠評估 

3. Co-work with Foundry for CP yield improvement 

4. Co-work with SD/TE for FT yield improvement. 

5. 支援RMA案件的相關分析 

應徵條件： 

1. 熟悉半導體元件物理. 

2. 熟悉相關邏輯製程參數, WAT analysis,process flow 

3. 熟悉量產業務.(tape out, Job view, WAT analysis, Reliability calculation, OLT, yield analysis, RMA) 

4. 有先進製程(12nm 以下FINFET製程)量產經驗者尤佳 

5. 有車用電子相關經驗者尤佳 

6. 良好的人際關係以及跨部門溝通能力

DRAM circuits design

1.蝕刻先進製程開發,熟悉實驗流程(實驗、評價解析、方案報告) 

2.協同客戶導入新裝置製程及新技術開發。 

3.維持現有Process Of Record及Trouble-shooting解決問題的能力。 

4.具良好溝通能力,理解客戶需求及跨部門有效溝通。