DRAM IC設計工程師(新竹)

1. 產品測試資料報告整理 

2. 產品 FAILURE 分析 

3. 製程改善分析

【2026年力積電人才預聘（暨）實習計畫】 

對半導體產業充滿興趣，想要開啟職涯冒險嗎？ 

＼歡迎加入我們的「預聘實習計畫」／ 

除了實際體驗工程師的工作以外， 

還有豐富的培訓課程、專案發表機會，讓你快速提升職場競爭力！ 

最重要的是～ 

表現優秀就有機會拿到「預聘offer」，讓你畢業即就業喔！ 

▎招募對象： 

電子／電機／光電／物理／材料／化學（工）／機械等理工系所－大三以上之在學學生 

▎職缺內容： 

✦ 實習內容：製程／設備／整合／研發工程師 

✦ 實習期間：學期實習（每週至少三天）；暑期實習（週一至週五） 

▎計畫時程： 

✦ 2026年4－6月學期實習 

－申請時間：即日起－2025／12 

－面談時間：2025／11－2026／01 

✦ 2026年7－8月暑期實習 

－申請時間：即日起－2026／03 

－面談時間：2026／02－2026／04 

▎計畫亮點： 

1. 實習月薪 NTD $35,000 ~ 40,000 

2. 「部門主管及HR導師制度」讓你快速融入力積電大家庭！ 

3. 「實務專案 & 多元課程」累積經驗和實力 

4. 畢業前優先獲得正職機會！（試用期滿發放獎金NTD $20,000 ） 

5. 可使用健身房、運動場、KTV室、員工餐廳等豐富設施 

6. 實習年資併入正式年資，晉升更有利 

▎報名方式： 

透過「1111人力銀行」或「官網」投遞履歷（搶先獲得面談機會～） 

https://wwwmgt/zh-tw/join/index/other?d_target=bottom-link-title 

2026年力積電預聘實習計畫！歡迎你的加入 ( ੭ ˙ᗜ˙ )੭ ٩꒰｡

工作內容: 

1.新產品開發缺陷分析 

2.製程異常分析與改善 

3.新製程實驗評估 

4.班別:常日班、需假日/小夜輪值

1.元件電性測試與分析 

2.TPL (Test Programming Language) 撰寫與 Debug  

3.Device tuning and model prepare  

4.跨部門溝通合作 

5.新產品電性測試 testkey 開發

1. Project schedule 制定與管控 

2. 協助新產品導入及驗證 

3. 熟悉 WP/AP/WT/FT 流程 

4. 熟悉產品應用及規格

1.邏輯元件製程開發 

2.整合製程 

3.良率提升 

4.光罩設計

1.邏輯元件開發 (LV/ SRAM device design and development)  

2.元件開發工作 (EDR, SPICE, Reliability, Testkey design, WAT analysis, Device characteristics) 

3.良率與製程相關性分析 (Yield & process correlation analysis)

1. 新產品導入 

2. 控制線上產品及異常分析 

3. 產品良率的提昇 

4. 元件電性測試與分析

1. DRAM research and layout design/ tape out. 

2. DRAM process flow setup and optimize. 

3. DRAM architecture & characteristic development for advance generation 

4. DRAM process tuning(co-work with module) and improvement

1. 客戶與公司內部單位的溝通橋樑 

2. 負責處理客戶產品pre-tapeout, tape-out, pilot run到mass production的相關事務

1. Discrete Device 

2. Power MOSFET 

3. TSV, IGBT 

4. 常日班，需配合假日值班

1.新產品導入 

2.控制線上產品及異常分析 

3.產品良率的提昇 

4.元件電性測試與分析

負責假日及夜間值班，依SOP執行機台保養、SPC異常及機況排除，並記錄機台參數 

1.假日及夜間值班 

2.依SOP執行機台保養,零件組裝與校正 

3.依SOP排除機況 

4.依SOP 處理SPC相關異常 

5.協助工程師生產管理之運作 

6.彙整報表與重要機台參數紀錄

工作項目： 

投入224G TIA類比電路開發 

應徵條件： 

1. 碩士以上，電機工程、電信工程、電控工程、電子工程相關科系畢業者 

2. 具相關工作經驗者尤佳

工作內容： 

開發生醫感測器及周邊類比電路 

徵才條件： 

1. 碩士以上，具低雜訊低功耗類比電路設計經驗 

2. 有SDM電路經驗尤佳

工作項目： 

Verification for High Speed PHY projects, which includes: 

1. Responsibility for test plans, testbench documentation and implementation. 

2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 

3. Debug tests with design engineers to deliver functionally correct design blocks. 

4. Close coverage measures to identify verification holes and show progress towards tape-out. 

5. Write scripts to automate routine parts of verification workflow.

徵才條件： 

1. 碩士以上電機資訊相關科系畢 

2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 

3. 熟悉 Computer Architecture 

4. 有下列經驗者更佳： 

(1)Microprocessor或DSP相關硬體設計 

(2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

Verification for microprocessor designs. Desired skills and experience includes: 

1. Experience in processor design verification: test planning, testbench development, and documentation 

2. Knowledge of assembly language, C/C++ and/or SystemVerilog 

3. Knowledge of SVA or UVM methodology for block and top level verification 

4. Formal property checking/formal verification methodologies 

5. Proficiency in scripting languages such as Python/Perl

Microprocessor design. Desired skills and experience includes: 

1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 

2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 

3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support.

工作項目： 

1. Software and utility development for ARM Architecture based Complex CPU Subsystem Platform 

2. CPU function validation and testing software development 

3. CPU post-silicon issue analysis, debug & resolving 

應徵條件： 

1. 碩士以上; 資訊工程、資訊科學、電機工程、電子工程等相關科系畢業。 

2. 熟悉 ARMv7/v8/v9-A CPU 架構，有 ARM Cortex-A CPU system software 經驗尤佳。 

3. 熟悉以下經驗者： 

(a) CPU 之系統程式或工具開發。 

(b) CPU/OS之 debug 及問題分析。 

(c) CPU post-silicon issue analysis, debug & resolving。 

(d) 具備 Verilog RTL 及相關工具軟體開發經驗。 

4. 積極負責、溝通協調能力強、勇於迎接挑戰，對於 High-Performance CPU Technology 有興趣者。