SOC System Architect

1. Package related structure stress analysis including warpage, material study. 

2. Package and board level stress modeling for TCT, drop and vibration. 

3. IC and package thermal analysis, modeling and characterization 

4. Chip-Package-PCB thermal co-simulation and design. 

5. System level thermal simulation 

6. System level stress simulation

IC 測試開發工程師 

負責高速數位、類比晶片測試程式開發(AP/compu AI/ASIC/…)，產品特性異常分析與改善 

新產品導入量產與生產良率測試時間優化 

俱獨立帶產品作業為佳。

1. 應用正規方法在硬體或軟體的驗證上  

2. 正規方法文獻回顧與論文分析以改善目前的使用限制  

3. 規劃安排跨部門的技術教學與討論課程  

4. 相關的文件撰寫與審查修改

The candidate will design, supervise layout, help characterize transceiver front-end circuits for WiFi and Bluetooth production.

1. 具備先進製程SoC 晶片 top flow 的專業知識。 

2. Advance CTS design 

3. 開發先進制程的 Power Mesh 經驗。

1. 數位設計GAI IDE平台架構需求分析、設計與整合。 

2. 數位設計GAI應用開發與測試。 

3. 數位設計GAI prompt engineering/RGA/AI-agent框架開發與測試。

28nm及以下先進製程(含FinFET) IO電路和ESD防護設計, 工作內容包含  

(1) GPIO電路設計(包含ESD/LU防護) 

(2) 特殊應用IO (SD3.0/SIM card/eMMC等)電路設計(包含ESD/L防護)  

(3) 高速IO和特殊應用IO在事業部專案上展開和執行 

- Advance node (28nm and beyond, including FetFET) IO circuitry and ESD protection design covering fields for  

(a) General purpose IO circuit design (with ESD/LU protection)  

(b) Specialty IO (SD3.0/SIM card/eMMC etc.) circuit design (with ESD/LU protection)  

(c) Project related implementation for high speed/specialty IO Interface - High speed IO, specialty IO circuit design, ESD protection circuit design and simulation.  

Work with project leader, layout, packaging and system engineers to meet design and system specifications.  

Work with IO library modeling, characterization teams closely for IP release.

AI Model development, system level modeling and HW/SW system level bottleneck analysis

1. CPU功耗分析 (設計 vs. 量測), 確保CPU功耗體質  

2. CPU最大電流分析 (設計 vs. 量測), 驗證過電流保護機制確保系統穩定性  

3. PMIC+PDN+CPU 功耗效率優化 

1. CPU power pre-silicon vs. post-silicon correlation. Ensure CPU power quality  

2. CPU max. current pre-silicon vs. post-silicon correlation. Validate max. current protection technique for system stability  

3. PMIC+PDN+CPU power efficient optimization

• 執行5G/B5G基帶算法設計，包括(但不限於)波束成形機制、校準方法、射頻暴露控制等。 • 進行機器學習/人工智慧算法研究，尋找系統性能優化的潛在應用。  

• 能夠在申請技術經理職位時指導初級工程師。  

• 能夠協調多地點運營並參加跨時區會議(優先考慮)。

1. Develop systematic methodology to alleviate design challenges, including FIP development, synthesis, DFT, physical implementation, sign-off, process what-if assessment, system performance evaluation, in advanced nodes or package.  

2. Closely work with foundry and EDA vendors to define innovative HPC, Chiplet design methodologies. 

3. Explore new circuit architecture, EDA features and define improvement direction from MTK product requirements.

CPU Physical design, - floorplanning, - timing closure - Physical verficiation - DFT

1. 開發emulation/prototyping 相關的技術及使用流程 

2. 建立CPU/GPU emulation/prototyping 驗證平台 

3. 協助project team導入emulation/prototyping 技術 

4. emulation/prototyping 使用及工具問題的支持 

5. 管理 emulator 及prototyping 硬體與使用分配

SoC Power/IR/PI 專家，可以處理與 IR 相關的主題和問題，例如專案執行過程中 IR drop 發生原因、熱點解決以及改進 IR 分析和預防流程。 同時具備SoC，封裝，及系統版電源分析知識

無線通訊設計驗證 

包含 Test plan 規劃, Bench, VIP 建立, test case 撰寫, 完成coverage等相關驗証工作

1. AI ISP 硬體架構設計 

2. 系統power 與 bandwidth 設計 

3. 相機規格制訂 

4. ISP 硬體系統規格驗證規劃 

5. 車用安全規劃

1.Propose design verification plan and do the execution based on IP and system HW architecture/application 

2.Develop design verification environment 

3.Develop required verification methodology and adopt into project

聯發科技以先進多媒體技術聞名，數位視訊解碼更為多媒體技術中之重要一環，如果您對Multi-format Video decoder架構設計 / RTL implementation / 整合驗證有興趣，聯發科技誠摯邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

1. 規劃量產測試以及量產functin pattern porting 

2. 測試以及驗證IC功能，性能，以及功耗等等相關測試 

3. 分析測試資料以及釐清相關測試的問題，並分析良率問題以及良率改善建議 

4. AVS low power的設計

於IC開發前/中/後期，開發IP及System level model。