電源管理IC應用工程師

(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。

1. 屬於DE部門 

2. 支援 WiFi/BT, 手機與 ARM computing等產品晶片開發計畫的FPGA與Emulation驗證工作與驗證技術開發 

3. 主要為獨立貢獻者； 

長期可依照潛力培養團隊領導能力，並有機會與全球科技產品的領導廠商有直接溝通合作的機會，可藉此培養個人與跨國的領導企業一起合作技術開發的能力。 

4. 工作目標如下: 

a) 支援計畫功能與系統驗證與除錯 

b) 規劃及協調驗證資源、項目及時程 

c) 改善和加速multi-FPGA與Emulator工作流程 

d) 增進FPGA與Emulator驗證效能 

e) 研發SoC系統電路分析工具

1. Package related structure stress analysis including warpage, material study.  

2. Package and board level stress modeling for TCT, drop and vibration.  

3. IC and package thermal analysis, modeling and characterization  

4. Chip-Package-PCB thermal co-simulation and design.  

5. System level thermal simulation 6. System level stress simulation

* 資深SI/PI工程師 

* 封裝/電路板 SI/PI設計與晶片開發於消費型產品, 車用以及企業級高效運算產品 

* 記憶體以及高速Serdes SI/PI設計 

* 高效能CPU/GPU/APU PI以及PDN設計 

* 建立封裝/電路板的高速序號設計準則, PDN電氣規格, 以利產品進行

與晶圓代工廠, 電子設計自動化公司及公司內部團隊合作開發/維護 先進製程/封裝3D/2D設計套件/流程,  

具備單項或多項以下經驗: 

1. 益華電腦或新思科技製程設計套件開發/維護, 及品質檢測 

2. 數位佈局繞線技術檔案開發與維護 

3. 實體驗證規則技術檔案開發如DRC/LVS/PERC/LPE 

4. 有3DIC, CoWoS, Physical Design 或者類比佈局經驗尤佳

1. Model development (includes behavior modeling/ cycle approximate modeling/ power modeling) 

2. ESL platform and simulation technology development. 

3. Next-generation processor architecure prototyping and design exploration 

4. Next-generation modem platform architecure prototyping and design exploration

1. Package related structure stress analysis including warpage, material study. 

2. Package and board level stress modeling for TCT, drop and vibration. 

3. IC and package thermal analysis, modeling and characterization 

4. Chip-Package-PCB thermal co-simulation and design. 

5. System level thermal simulation 

6. System level stress simulation

IC 測試開發工程師 

負責高速數位、類比晶片測試程式開發(AP/compu AI/ASIC/…)，產品特性異常分析與改善 

新產品導入量產與生產良率測試時間優化 

俱獨立帶產品作業為佳。

1. 應用正規方法在硬體或軟體的驗證上  

2. 正規方法文獻回顧與論文分析以改善目前的使用限制  

3. 規劃安排跨部門的技術教學與討論課程  

4. 相關的文件撰寫與審查修改

The candidate will design, supervise layout, help characterize transceiver front-end circuits for WiFi and Bluetooth production.

1. 具備先進製程SoC 晶片 top flow 的專業知識。 

2. Advance CTS design 

3. 開發先進制程的 Power Mesh 經驗。

Analog/Mixed-signal circuit design

1. ADAS系統規範定義 

2. ADAS SOC 規範定義 

3. 產品策略

1. 數位設計GAI IDE平台架構需求分析、設計與整合。 

2. 數位設計GAI應用開發與測試。 

3. 數位設計GAI prompt engineering/RGA/AI-agent框架開發與測試。

28nm及以下先進製程(含FinFET) IO電路和ESD防護設計, 工作內容包含  

(1) GPIO電路設計(包含ESD/LU防護) 

(2) 特殊應用IO (SD3.0/SIM card/eMMC等)電路設計(包含ESD/L防護)  

(3) 高速IO和特殊應用IO在事業部專案上展開和執行 

- Advance node (28nm and beyond, including FetFET) IO circuitry and ESD protection design covering fields for  

(a) General purpose IO circuit design (with ESD/LU protection)  

(b) Specialty IO (SD3.0/SIM card/eMMC etc.) circuit design (with ESD/LU protection)  

(c) Project related implementation for high speed/specialty IO Interface - High speed IO, specialty IO circuit design, ESD protection circuit design and simulation.  

Work with project leader, layout, packaging and system engineers to meet design and system specifications.  

Work with IO library modeling, characterization teams closely for IP release.