封裝設計工程師

1.邏輯元件製程開發 

2.整合製程 

3.良率提升 

4.光罩設計

1.邏輯元件開發 (LV/ SRAM device design and development)  

2.元件開發工作 (EDR, SPICE, Reliability, Testkey design, WAT analysis, Device characteristics) 

3.良率與製程相關性分析 (Yield & process correlation analysis)

1. 新產品導入 

2. 控制線上產品及異常分析 

3. 產品良率的提昇 

4. 元件電性測試與分析

1. DRAM research and layout design/ tape out. 

2. DRAM process flow setup and optimize. 

3. DRAM architecture & characteristic development for advance generation 

4. DRAM process tuning(co-work with module) and improvement

1. 客戶與公司內部單位的溝通橋樑 

2. 負責處理客戶產品pre-tapeout, tape-out, pilot run到mass production的相關事務

1. Discrete Device 

2. Power MOSFET 

3. TSV, IGBT 

4. 常日班，需配合假日值班

1.新產品導入 

2.控制線上產品及異常分析 

3.產品良率的提昇 

4.元件電性測試與分析

負責假日及夜間值班，依SOP執行機台保養、SPC異常及機況排除，並記錄機台參數 

1.假日及夜間值班 

2.依SOP執行機台保養,零件組裝與校正 

3.依SOP排除機況 

4.依SOP 處理SPC相關異常 

5.協助工程師生產管理之運作 

6.彙整報表與重要機台參數紀錄

工作項目 

1. Spice Model/PDK技術管理 

A. Fab Spice Model/PDK maintenance  

B. SPICE Model Extraction/Optimization/Modification 

C. PCELL Skill/PDK Creation 

2. Silicon to Simulation Verification 

3. Device measurement & characterization 

需求條件  

1.需具備四年以上Spice Model/PDK相關經驗 (以上具任一專長即可) 

2.具備S2S實務分析經驗、DC/RF量測經驗、熟悉ICCAP操作、Python skill等相關經驗者尤佳 

3.熟悉半導體元件物理並有HKMG/FinFET先進製程相關經驗者尤佳 

4.Good Team Player

工作項目： 

1. 委測廠 NPI導入及工程分析管理。 

2. 測試開發工程支援管理。 

3. 部門人員管理及跨部門（含測試廠）溝通協調。 

應徵條件： 

1. 碩士以上; 電子、電機、電信、電控、資工、資科等相關科系畢業為主。 

2. 具測試工程七年工作經驗。 

3. 具測試廠客戶 CP/FT工程管理主管經驗尤佳。

工作項目： 

先進製程元件工程、可靠度分析與驗證、製程平台整合與管理 

應徵條件： 

1. 具6年以上先進製程整合/元件技術/元件可靠度知識與可靠度驗證經驗之相關經驗者 (以上具任一專長即可) 

2. 有HKMG/FinFET/Nanosheet先進製程相關經驗者尤佳 

3. 碩士以上，電機、電子、物理、光電、材料、化學等相關科系畢業者尤佳

工作項目： 

1. XGPHY/GPHY 802.3 IOL Test. 

2. XGPHY/GPHY Compatibility Test. 

3. XGPHY/GPHY EMI/EMC Test. 

4. XGPHY/GPHY performance Test. 

應徵條件： 

1. 專科以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、動力機械、自動控制、通訊工程相關科系畢業為主。

工作項目： 

1. 先進製程標準元件庫電路佈局。 

2. 先進製程記憶體電路佈局。 

3. 客製化IP電路佈局與實現。 

4. Fully Layout environment、flow and utility build-up.  

5. In-house PDK development. 

應徵條件： 

1. 大學或專科以上；科系不拘，電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 

2. 具5年以上下列相關經驗者為佳： 

(1) 熟悉 Virtuoso XL/Laker Layout editor使用。 

(2) 具備 Physical verification(DRC LVS)驗證與修正能力，先進製程尤佳。

工作項目： 

1. 新封裝型態導入&可行性評估/驗證。 

2. 封裝線圖確認及管理。 

3. 封裝工程品驗證及時程跟催。 

4. 封裝 品質 & KPI 持續性改善。 

5. 封裝廠稽核。 

6. RMA/8D報告審查及相關改善措施成效確認。 

7. 客戶問卷填寫及匯整。 

應徵條件： 

1. 具5年以上封裝廠製程/產品工程相關經驗。

工作項目： 

1. FinFET製程記憶體設計開發。 

2. 客製化記憶體設計開發。 

3. 支援記憶體智財量產性能,良率提升。 

應徵條件： 

1. 碩士以上; 電機工程、電子工程相關科系畢業為主。 

2. 熟悉 Hspice, Spectre, XA, Solido等 simulation tool, Virtuso, Laker等 layout tool. 

3. 具3年以上下列經驗之一者為佳 

(1) 熟知 CMOS元件與 SRAM/其他記憶元件特性。 

(2) 熟稔並執行過 SRAM/CAM電路開發工作。 

(3) 具 FinFET電路設計與佈局設計經驗。

工作項目： 

1. RF CP/FT測試程式開發及維護。 

2. 產品良率的改善。 

3. RF Probe card,Load board電路設計。 

4. 測試電路Debug. 

5. 須配合國內外出差。 

應徵條件： 

1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、通訊工程相關科系畢業為主。 

2. 熟悉 C語言或VB. 

3. 熟悉 V50/J750/Uflex操作。 

4. 具RF測試背景者為佳。

DRAM circuits design

1.蝕刻先進製程開發,熟悉實驗流程(實驗、評價解析、方案報告) 

2.協同客戶導入新裝置製程及新技術開發。 

3.維持現有Process Of Record及Trouble-shooting解決問題的能力。 

4.具良好溝通能力,理解客戶需求及跨部門有效溝通。

1.主要客戶拜訪並維繫關係 

2.整合及過濾客戶需求。 

3.客戶報價及合約草擬，確定與客戶權利義務之關係 

4.開發/ 過濾新客戶. 爭取訂單，進行業務推廣。 

5.市場資訊蒐集，客戶需求量預估。 

6.新產品需求調查及擴增業務量。 

7.提出市場及主要客戶的產品資訊予部/處主管及研發單位。 

8.逾期貨款催收及折讓處理。 

9.其他上級交辦事項

1.RF/mm-wave Device Characterization; Measurement, Data Analysis and Reporting. 

2.Device pcell design, test structure creation and tape out. 

3.Work with modeling & PDK team for design enablement, model validation and pcell improvement. 

4.Liaise with vendor, assist lab manager for measurement tool set up, calibration, maintain good measurement quality.