Senior Physical Design / APR Engineer / APR Manager(新竹)

職稱：微處理器設計工程師(Processor Design Engineer) 

徵才條件： 

1. 碩士以上電機資訊相關科系畢 

2. 熟悉 Verilog RTL 及 Synthesis, Simulation 等相關 IC Design Flow 

3. 熟悉 Computer Architecture 

4. 有下列經驗者更佳： 

(1)Microprocessor或DSP相關硬體設計 

(2)On-chip Bus, DDR/Flash Memory Controller, PCIE, USB等設計

徵才條件： 

1. 碩士，大學&研究所均為電子電機相關科系畢業 

2. 具3年以上相關工作經驗 

3. 具備元件物理相關課程學分 

4. 熟悉電子學或電子電路設計 

5. 具積體電路 ESD 相關問題處理經驗或 I/O 電路設計經驗者尤佳 

工作項目： 

1. IC ESD、Latch up Review與改善 

2. I/O Pads Design

(1)MS degree or above with EE or CS background 

(2)1 year experience or above in IC design/verification 

(3)Familiar with SystemVerilog and Vera. Verilog or VHDL familiarity an advantage 

(4)Good knowledge on Wireless communication or architecture. 

(5)TCL/Perl coding experience is a plus

(1)大學以上電機、電子、資工、通訊相關系所畢 

(2)熟悉或對 SoC ( Memory controller, On-chip bus architecture, Re-used IP ..), Ethernet, TCP/IP, NAT, QoS, Network processor/protocols/Architecture 有興趣者

(1) 碩士以上電機、資訊相關科系畢業。 

(2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。 

(3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。 

(4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。 

(5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

1.Writing behavioral model 

2.Responsible for functional verification

Joining in specification definition, designing verification platform, developing behavioral models, and responsible for system and functional verification

Verification for microprocessor designs. Desired skills and experience includes: 

1. Experience in processor design verification: test planning, testbench development, and documentation 

2. Knowledge of assembly language, C/C++ and/or SystemVerilog 

3. Knowledge of SVA or UVM methodology for block and top level verification 

4. Formal property checking/formal verification methodologies 

5. Proficiency in scripting languages such as Python/Perl 

應徵條件： 

1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 

2. 具相關工作經驗者尤佳。

工作項目： 

SSD專案 Leader，帶領團隊開發 SSD產品。 

應徵條件： 

1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 

2. 具5年以上相關工作經驗： 

(1) 精通 SATA interface protocol. 

(2) 精通 PCIe interface protocol. 

(3) 精通 NAND flash protocol. 

(4) 精通 LDPC演算法。 

(5) 精通 Digital design流程或具其他相關經驗者為佳。

DRAM circuits design

1. 協助現場監造 

2. 協助圖面繪製 

3. 協助品質管控 

4. 協助文書處理作業 

5. 協助系統設計

1.Frame佈局與生成 

2.Tapeout資料與文件準備 

3.文件庫維護

1. CAD使用 

2. 工地與承攬商管理 

3. 圖面與書面資料送審 

4. 案內文書作業 

5. 新建專案監造 

6. 具丙級或乙級安全作業主管執照佳

1. 廠房電力空間設計 

2. Revit BIM361 繪製 

3. AUTO CAD 圖面規劃

化學供應系統規劃、套圖、設計

DRAM Circuits Design